相關期刊
時間：2023-03-10 14:44:43
序論：好文章的創作是一個不斷探索和完善的過程，我們為您推薦十篇大規模集成電路范例，希望它們能助您一臂之力，提升您的閱讀品質，帶來更深刻的閱讀感受。
中圖分類號：TP311文獻標識碼：A文章編號：1009-3044(2012)01-0204-03
An Overview of the Reliability Evaluation of Very Large Scale Integrated Circuits
ZHU Xu-guang
(Department of Computer Science and Technology, Tongji University, Shanghai 201804, China)
Abstract: To meet the high performance requirements of SoC (System on Chips), the density and complexity of VLSI is increasing contin? ually, and these have negative impacts on circuit reliability. Hence, accurate reliability estimation of VLSI has become an important issue. This paper has introduced the problems and the existing reliability techniques of reliability estimation based on the early achievements. Fi? nally, this paper described the further work, the deficiency and difficulties of the current work combined with the author’s working.
Key words: VLSI; system level; register transfer level; logic level; transistor level; reliability evaluation
超大規模集成(very large-scale integrated, VLSI)電路及其相關技術是現代電子信息技術迅速發展的關鍵因素和核心技術，對國防建設、國民經濟和科學技術的發展起著巨大的推動作用。人們對信息技術產品(主要指數字計算系統)的依賴程度越來越大，這直接牽涉到人們的生活質量，甚至關系到人類生命、財產的安全問題。因此，當前人們在應用這些產品的同時，必然會提出更高的要求，即除了傳統意義上的要求和標準以外，還提出了更重要的評價體系---系統所提供服務的“可靠性”標準問題[1]。
目前，軍事電子、航空航天、工業、交通、通訊，乃至普通人的個人生活都對VLSI電路和系統提出了越來越高的可靠性要求，而同時隨著集成電路技術的發展，尤其是深亞微米、納米工藝的應用、電路規模不斷擴大，特征尺寸不斷縮小，電路密度不斷提高，給芯片的可靠性帶來了嚴峻的挑戰。因此，對VLSI電路的高可靠性研究變得越來越重要。可靠性技術研究一般包括可靠性設計與模擬、可靠性試驗與評估、工藝過程質量控制、失效機理與模型研究，以及失效分析技術等五個主要的技術方向。
傳統上對VLSI電路可靠性的研究主要是針對制造過程的，內容包括成品率計算模型、缺陷分布模型、軟(硬)故障影響的可靠性模型、電路的串擾與延遲、電路可靠性與成品率的關系等。在集成電路制造過程中，由于各種工藝擾動會不可避免地在硅片上引入缺陷，從而引起集成電路結構的局部畸變。這些局部畸變可能改變電路的拓撲結構，導致集成電路成品率下降。因此，缺陷的幾何模型、粒徑分布是影響成品率的重要因素之一。另外，在深亞微米和納米工藝下，軟故障的干擾越來越嚴重，相關的研究包括軟故障影響下導線可靠性模型、故障關鍵面積計算等。已有的研究表明可靠性和成品率存在正相關關系，其正相關性需要考慮線寬、線間距等版圖的幾何信息和與工藝相關的缺陷粒徑分布等參數。面向制造過程的可靠性研究準確性好但存在較大的計算開銷。
于是在制造出集成電路產品后，通過篩選和可靠性試驗估計其可靠性，并采用加速壽命試驗確定產品的平均壽命。如果發現可靠性不滿足要求，就要從設計和工藝角度進行分析，并加以改進。長期以來，評價器件質量和可靠性的方法分為三類[2]：（1）批接收抽樣檢驗，檢驗該批產品是否滿足產品規范要求；（2）可靠性壽命試驗，評價產品的可靠性水平；（3）從現場收集并積累使用壽命數據，評價相應產品的使用質量和可靠性。
近年來，VLSI電路集成度不斷提高，同時可靠性水平也迅速提高，傳統的評價方法暴露出了各種各樣的問題，如批接收抽樣檢驗方法因分辯能力有限而不能有效區分高水平產品質量之間的區別；可靠性壽命試驗方法因要求的樣本數太多而導致成本上升；基于現場數據收集的方法因存在“滯后性”而不能及時對產品質量進行評價等，這就促使人們開始研究新的評估技術。
當前對可靠性研究主要的數學模型有[3]：可靠性框圖模型、故障樹模型、馬爾科夫模型、Petri網模型、狀態空間分解模型及概率模型等。
雖然這些模型較好的解決了一系列的問題，但是在對VLSI電路進行分析時，由于沒有涉及到電路的具體邏輯結構，也就是說只是粗略的分析了一下電路的可靠性，這是不夠準確的，當然也是具有現實參考價值的。
在下一步工作中，作者將深入到電路的具體邏輯層和現實的環境當中，對其進行更加深入和具體的研究，以便給出更加準確和 更有價值的計算值。
1不同層面可靠性評估
對數字VLSI電路進行模型化或設計描述,按照抽象級別由高到低大致可以分為行為級、寄存器傳輸級、邏輯級、電路級、晶體管級。目前，可靠性評估方法的研究主要集中在電路邏輯級以上，通過故障注入或模擬的方法分析信號可靠性。
一般而言，電路可靠性分析基于抽象級別越高，時間開銷越少，能用于大規模電路或者處理器系統的評估，但是由于遠離物理實現，準確性低。反之，分析的抽象級別越低，必然考慮低層實現中的缺陷分布，環境因素等參數，越接近芯片制造的真實過程，所以更加準確，但是存在一個普遍問題是耗時大，無法用于復雜電路。
1.1行為級可靠性評估
在高層測試可以及早地發現設計錯誤，便于及時修改，減少設計成本，縮短研發時間。當前集成電路高層測試所面臨的最大困難是：缺少能準確描述高層故障實際類型的故障模型，并且模型的評估方式也較單一。
目前，國內外學者對高層故障模型的研究已做了許多有益的工作，如：模仿軟件測試的覆蓋方法(包括狀態覆蓋、語句覆蓋、分枝覆蓋等)、基于電路結構提出的故障模型等。這些故障模型在處理某類電路時都表現出了一定的優勢，但是并非對所有類型電路都有效。這也表明，當前高層故障模型依然不夠成熟；高層故障模型與門級網表中的SA(固定型故障模型)故障之間的關系依然不清晰；模型的評估也有待于改進。現存的故障模型中，比較成功的有：傳輸故障模型[4]，變量固定型模型[5]。對模型的評估，常用的方法是覆蓋率評估，一般分為兩步，如圖1所示：(1)依提出的故障模型作測試生成，得到測試向量；(2)將測試向量在門級網表作模擬，計算其對SA故障的覆蓋率。另外還有一些是考慮電路的可觀測性的測試生成與評估方法[6]。總之，這些評估方法，都是基于對SA故障覆蓋率的計算。
圖1兩個高層故障模型評估
1.2邏輯級可靠性評估
正如上文所述，評估方法所對應的電路抽象級別越高，其準確性則越低。而同一抽象層次上不同類型的方法相比，解析方法最為省時。邏輯級的解析模型方法相對準確，且易于理解和操作。
由于邏輯電路對差錯具有一定的屏蔽作用，作為瞬時故障的軟差錯并非一定會導致電路鎖存錯誤內容或者輸出錯誤結果，因此，建立概率模型來評估邏輯級電路可靠性是合理的。
邏輯級概率模型通過計算發生在電路邏輯門或線節點差錯傳播到原始輸出的概率來衡量其失效率，考慮了電路的拓撲結構和傳播路徑信息，并與組成電路的各個門類型和連接方式有關，如圖2所示，目前典型的方法包括：計算單個輸出節點軟差錯率的TP方法[7]，通過計算差錯傳播率表征電路軟差錯率的EPP方法[8]，以及通過概率轉移矩陣模型評測整個電路可靠度的PTM方法[9]。其中，TP方法和EPP方法只計算部分電路的失效率，而PTM可以度量整個電路的可靠性。但是，未經優化的TP、PTM算法的計算時空開銷較大，只能適用于小規模電路。基于PTM方法具有良好的完備性，并且模型簡單而準確，為解決其因時空復雜度大而不能直接用于大規模電路的問題，文獻[2]對PTM方法進行了深入的研究，并提出了合理的改進方法。
1.3晶體管級可靠性評估
超深亞微米下的CMOS電路可靠性是由MOSFET的微觀失效機制來決定的,對CMOS電路可靠性的評估和改善應該在失效模式分析和對基本物理失效機制正確理解的基礎上進行。因此在對電路可靠性進行評估時，需要進行下面四方面的工作：
1)對MOSFET柵氧層退化機制進行建模。MOSFET中熱載流子注入效應、負偏置溫度不穩定性、柵氧可靠性的經時擊穿效應這三種失效機制是影響到超大規模CMOS電路長期工作可靠性的最主要因素。它們都是由氧化層陷阱電荷作用或界面態積累作用而導致了柵氧層作用的退化而造成器件特性的退化。
2）對產生局部氧化層損傷的MOSFET器件行為進行建模。MOSFET中的HCI和NBTI效應都會對器件的主要I-V特性參數產和程度不同的影響。
3）在電路長時工作條件下，對器件柵氧層退化進行仿真。正常的電路中器件一般都是處在AC應力條件下，要對電路的可靠性進行準確的評價，必須先要能夠對AC應力下MOSFET長時間工作后的器件性能進行評價。
4）評價處于失效應力作用下的整體電路的性能。
電路可靠性研究的一個重要部分集中在器件級設計[10]，其包括：對失效機制更好的理解和建模；圓片級測試結構的革新以改善可靠性控制；阻止器件退化的結構的研究。其中，器件退化對電路性能的影響受到了更多的關注。在設計階段預測電路可靠性的方法有著非常大的價值。隨著可靠性仿真技術的逐漸成熟，芯片的可靠性設計概念被提上了日程。對最終的電路可靠性評價在IC設計階段完成，大大降低了芯片設計風險。圖3為晶體管級電路的結構。
圖3晶體管級電路結構圖
從以上可知，可以從不同層面來對VLSI電路進行可靠性評估，不同層面的可靠性評估有其不同的優勢與不足。較低層次的可靠性分析通常比較準確，但是其功耗和時間開銷大，只能對中小型電路進行分析。高層次的可靠性分析由于遠離物理實現，準確性低，但是可處理性好。根據作者的研究認為，兼顧準確性和可處理性是對可靠性研究的突破點，這就要將電路的不同層次間相互映射，以盡可能貼近電路的真實行為。從而在電路的設計階段就能夠比較準確地估計其可靠性，盡早調整改進，避免出現因結構設計上的不足而導致的芯片缺陷，從而提高芯片的可靠性和成品率，縮短芯片的設計和生產周期。
2結論
由IBM、Sony、Motorola等多家知名半導體公司最新研究進展表明，可靠性問題始終伴隨著半導體器件與大規模集成電路的發展和應用，隨著集成電路技術的發展，VLSI電路的可靠性問題變得越來越突出。加強對半導體器件與集成電路的可靠性分析、模擬、評估和改進已經成為超大規模集成電路發展中的重要課題。目前VLSI電路的可靠性研究得到廣泛的關注，對越來越多的失效模式和機理進行了研究，并且從理論和實踐上不斷提出了改進方法，這些研究成果為可靠性增長提供了評價標準與依據。
參考文獻:
[1]徐拾義.可信計算系統設計和分析[M].北京:清華大學出版社,2006.
[2]王真,江建慧.基于概率轉移矩陣的串行電路可靠度計算方法[J].電子學報.2009,37(2):241-247.
[3]肖杰,梁家榮.具有失效結點和鏈路的E-2DMesh網絡可靠性研究[J].計算機應用研究，2009,23(3):201-204.
[4] Yi Zhigang, Min Yinghua, Li Xiaowei, et al. A Novel RT-Level Behavioral Description Based ATPG Method [J]. Journal of Computer Sci? ence and Technology, 2003, 18(3): 308-317.
[5] Corno F, Prinettp P, Reorda M S. Testability Analysis and ATPG on Behavioral RT-level VHDL[C]. Proceeding of International Test Con? ference, Washington, 1997: 753-759.
[6] Fallah F, Devadas S, Keutzer K. OCCOM-efficient Computation of Observability-based Code Coverage Metrics for Functional Verifica? tion [J]. Computer-aided Design of Integrated Circuits and Systems, 2001, 20(8): 1003-1015.
[7] Kim J S, Nicopoulos C, Vijakrishnan N, et al. A probabilistic model for soft-error rate estimation in combinational logic[A]. In: Proc. of the 1st Int`l Workshop on Probabilistic Analysis Techniques for Real Time and Embedded Systems[C]. Italy, Elsevier Science, June 2004, pp. 25-31.
中圖分類號：TP752 文獻標識碼：A 文章編號：1007-9416（2015）09-0000-00
隨著半導體工業的發展和工藝的深入，VLSI（超大規模集成電路）設計正迅速地向著規模越來越大，工作頻率越來越高方向發展。顯而易見，規模的增大和頻率的提高勢必將產生更大芯片的功耗，這對芯片封裝，冷卻以及可靠性都將提出更高要求和挑戰，增加更多的成本來維護這些由功耗所引起的問題。而在便攜式設備領域，如智能手機、手提電腦等現在智能生活的必需品對芯片功耗的要求更為嚴格和迫切。
由于時鐘樹工作在高頻狀態，隨著芯片規模增大，時鐘樹規模也迅速增大，通過集成clock gating電路降低時鐘樹功耗是目前時序數字電路系統設計時節省功耗最有效的處理方法。
Clock gating的集成可以在RTL設計階段實現，也可以在綜合階段用工具進行自動插入。由于利用綜合工具在RTL轉換成門級網表時自動插入clock gating的方法簡單高效，對RTL無需進行改動，是目前廣為采用的clock gating 集成方法。
本文將詳細介紹clock gating的基本原理以及適用的各種clock gating策略，在實際設計中，應根據設計的特點來選擇合適的clock gating，從而實現面積和功耗的優化。
綜合工具在對design自動插入clock gating是需要滿足一定條件的：寄存器組（register bank）使用相同的clock信號以及相同的同步使能信號，這里所說的同步使能信號包括同步set/reset或者同步load enable等。圖1即為沒有應用clock gating技術的一組register bank門級電路，這組register bank有相同的CLK作為clock信號，EN作為同步使能信號，當EN為0時，register的輸出通過選擇器反饋給其輸入端保持數據有效，只有當EN為1時，register才會輸入新的DATA IN。可以看出，即使在EN為0時，register bank的數據處于保持狀態，但由于clk一直存在，clk tree上的buffer以及register一直在耗電，同時選擇電路也會產生功耗。
綜合工具如果使用clock gating 技術，那么對應的RTL綜合所得的門級網表電路將如圖2所示。圖中增加了由LATCH和AND所組成的clock gating cell，LATCH的LD輸入端為register bank的使能信號，LG端（即為LATCH的時鐘電平端）為CLK的反，LATCH的輸出ENL和CLK信號相與（ENCLK）作為register bank的時鐘信號。如果使能信號EN為高電平，當CLK為低時，LATCH將輸出EN的高電平，并在CLK為高時，鎖定高電平輸出，得到ENCLK，顯然ENCLK的toggle rate要低于CLK，register bank只在ENCLK的上升沿進行新的數據輸出，在其他時候保持原先的DATA OUT。
從電路結構進行對比，對于一組register bank（n個register cell）而言只需增加一個clock gating cell，可以減少n個二路選擇器，節省了面積和功耗。從時序分析而言，插入clock gating cell之后的register bank ENCLK的toggle rate明顯減少，同時LATCH cell的引入抑制了EN信號對register bank的干擾，防止誤觸發。所以從面積/功耗/噪聲干擾方面而言，clock gating技術都具有明顯優勢。
對于日益復雜的時序集成電路，可以根據design的結構特點，以前面所述的基本clock gating 技術為基礎實現多種復雜有效的clock gating 技術，包括模塊級別（module level）clock gating，增強型（enhanced）clock gating以及多級型和層次型clock gating技術。模塊級別的clock gating技術是在design中搜尋具備clock gating條件的各個模塊，當模塊有同步控制使能信號和共同CLK時，將這些模塊分別進行clock gating，而模塊內部的register bank仍可以再進行獨立的clock gating，也就是說模塊級別clock gating技術是可以和基本的register bank clock gating同時使用。如果register bank只有2bit的register，常規基本的clock gating技術是不適用的，增強型和多級型clock gating都是通過提取各組register bank的共同使能信號，而每組register bank有各自的使能信號來實現降低toggle rate。而層次型clock gating技術是在不同模塊間搜尋具備可以clock gating的register ，也即提取不同模塊之間的共同使能信號和相關的CLK。
圖1沒有clock gating的register bank實現電路 圖2 基于latch的clock gating 電路
綜上所述，clock gating技術在超大規模集成電路的運用可以明顯改善寄存器時鐘的toggle rate 和減少芯片面積，從而實現芯片功耗和成本的降低。實際設計過程中，需要根據芯片電路的結構特點來選擇，針對不同的電路結果選擇合適的clock gating技術會實現不同效果。
參考文獻
[1]L.Benini. P.Siegel， G.De Micheli “Automated synthesis of gated clocks for power reduction in Sequential circuits”， IEEE design and Test， winter 1994 pp.32-41.
本書共有17 章，分成5個部分：第1部分 基礎，含第1-2章：1.緒論；2.統計分析基礎。第2部分 統計全芯片功率分析，含第3-7章：3.傳統的統計漏功率分析方法；4.使用譜隨機方法的隨機漏功率分析；5.利用基于虛網格建模的線性統計漏泄分析；6.統計動態功率估算技術；7.統計總功率估算技術。第3部分 變化單片功率發送網絡分析，含第8-10章：8.考慮到對數-正態漏電流變化的統計功率網格分析；9.利用隨機廣義克雷洛夫子空間方法的統計功率網格分析；10.利用變化子空間方法的統計功率網格分析。第4部分 統計互連建模與析取，含第11-13章：11.統計電容建模與析取；12.變化電容的增量析取；13.統計電感建模與析取。第5部分 統計模擬及輸出分析和優化技術，含第14-17章：14.變化線性化模擬電路的性能限制分析；15.隨機模擬失配分析；16.統計輸出分析及優化；17.用于輸出優化的電壓分級技術。
本書可供微電子學專業的研究人員、研究生、工程師閱讀借鑒。
胡光華，高級軟件工程師
(一)教材的特點
《電子信息專業英語》是一本專業英語教材，與基礎英語相比，它的專業針對性更強。課文中專業術語使用的比較多，其中所使用的句子也多具有科技英語文章中旬子的特點――句子長而且結構復雜。因此，與基礎英語的聽說讀寫四項技能并重相比，本專業英語更側重于學生將英語與自己所學的專業相結合的閱讀能力的培養。本課的內容是對集成電路的概述，而集成電路學生在專業課上已經進行了專業的學習，對課文所要講的內容已經不再陌生，這就為本課能夠在本專業的學生中順利展開奠定了基礎。
(二)教學目標
根據教材的特點并結合前幾課所學的內容，我把本課的教學目標確立如下，
知識目標：
①能準確識記以下單詞、詞組及縮寫：integrated circuit(集成電路)，diode(二極管)，cutaway view(刮面圖)，circuit chip(電路芯片)，IC(集成電路)，SSI(小規模集成電路)，MSI(中規模集成電路)，LSI(大規模集成電路)，VLSI(超大規模集成電路)
②能認讀文中出現的其它專業用語的英文形式。
技能目標：
①能根據文中的描述結合本專業知識，準確理解并譯出圖7-1中標注的幾個部件的名稱。
②結合課后所列生詞，能理解并譯出課文大意。
③用已學的英標結合學過的單詞，能準確拼讀新單詞。
(三)情感目標
①讓學生通過學習體會到專業英語并非想象中的那么難學。
②讓學生感受到英語作為一種語言工具，它可以將人們的視野和思維帶入另一片天地，從而激發學習英語的積極性。
(四)教學重難點
重點：準確拼讀并識記課文后所列的單詞和課文中出現的縮寫詞。
難點：理解并翻譯課文內容。
二、教學策略
古語說“難者不會，會者不難”。作為英語教師我所做的工作就是將學生教會，讓原本學生感覺很難的課本知識通過學生自己的學習體會到其實沒有那么難，從而激發學生的學習成就感和喜悅感。本課將以課文為載體，以學生為學習活動的主體，以舊帶新，不斷滾動知識點，用聽、說、讀、譯的方法來不斷重復，但因為每次重復時任務不同，學生在重復的過程中，對知識點會越來越熟悉，而且每次重復都會有不同的收獲。
三、教學程序
我將從熱身、導入、呈現、操練、鞏固、總結、作業設計7個部分來闡述我的教學設計。
Stepl Warmingup：Words
寫出5個前幾課中學習過而本課又出現了，但是學生很可能會忘記的單詞和詞組：circuit component(電路元件)， single cell(單個電池)，diode(二極管)， resistor(電阻)，capacitor(電容)。要求學生一起認讀，并根據回憶或前面課文的幫助口頭說出其漢語意思，教師把中文標注在黑板上。然后學生再次認讀。這個過程既幫助學生復習了已學詞匯，又掃除了即將學習的課文中部分單詞障礙。
step2 Leading in：Words string
以剛出現的單詞circuit(電路)展開，引導學生回憶專業課上所學過的電路，結合前幾課中學過的相關詞匯，總結如下：closed circuit(閉合電路)，electric circuit(電子電路)， real-life circuit(真實電路)，all branches of the circuit(各支路)，parallel circuit(并聯電路)，series circuit(串聯電路)。從而引出今天的課題Integrated Circuit(課成電路)。
Step3 Presentation and practice
(一)學習生詞
學生用已學的英標知識嘗試自己拼讀。
(1)教師逐個檢查并示范。對學生讀錯或不會讀的重點多次示范，并要求學生跟讀。
(2)教師示范，學生跟讀。這是要求學生對單詞的正確讀音進行鞏固。
(3)學生再次自讀單詞，要求只看單詞不看英標。學生自測。
(4)學生初讀課文用紅筆把剛剛讀過的單詞在課文中找到并做下劃線。
(5)教師再次逐個示范單個單詞的讀音，并對重點單詞做相關的拓展和延伸。如：
integrated a――integral a，完整的
――integration n，集成，整合
IC
mondithic a.單片的，單塊的其中的mono作為前綴意思為“一的，單一的”
bipolar a.雙極性的其中的bi作為前綴意思為“二，雙，兩”
由此引導學生思考有沒有表示“三”的前綴，(triangle中的tri意思即為三，angle意為角，角度)。
(6)讓學生不看英標和漢語釋義再次讀出單詞，并自測其漢語意思的識記。
(二)學習課文
(1)學生利用前面復習過的和剛學習的單詞再讀課文，找出其不懂的單詞和句子。
(2)教師帶領全體學生一起找出學生不認識的其它生詞，讓學生在書上標示出漢語，并逐句引導學生把每句話的意思竄起來。課文第一段的第一和第二句話及文中出現的單詞、詞組及縮寫：integratedcircuit(集成電路)，diode(二極管)，cutaway view(剖面圖)，circuit chip(電路芯片)，IC(集成電路)，SSI(小規模集成電路)，MSI(中規模集成電路)，LSI(大規模集成電路)，VLSI(超大規模集成電路)作重點講解：
第一句：A monolithic integrated circuit(IC)is an electronic circuitthat is constructed entirely 0n a single small chip ofsilicon，
這句話中的定語從句that is constructed entirely on a single small chipofsilicon起修飾限定作用，用來修飾that前面的electric circuit，
第二句：All the components that make up the circuit--transistors，diodes,resistors，and capacitors-are an integral part ofthat single chip，
句中thatmakeupthe circuit是定語從句，修飾components；破折號起解釋說明作用。
(3)教師領讀，學生跟讀課文。這個環節的作用一是鞏固所學的單詞的讀音，同時學生可自測單詞的意思有沒有記住；二是教會 學生朗讀時正確進行斷句。這個過程重復兩遍。
(4)學生自讀課文，鞏固單詞的讀音并正確進行斷句。
(5)教師引導學生看圖7-1，并要求學生用所學的專業用語翻譯出圖中所示的各部件的名稱和圖下的說明。這一步驟的作用是讓學生更加形象地將英語與專業結合，并逐漸熟悉用英語來對部件進行說明。
Step4 Consolidation
(1)學生四人一小組每人讀一個句子，讀完以后互相翻譯對方所讀的內容，然后教師從每個小組中隨機抽查一人來朗讀并翻譯課文的句子。這一步驟的作用是讓學生經過充分的準備和練習后，展示自己對本課的總體掌握程度。因為學生是從每個單詞開始熟悉句子，最后能夠順利暢讀課文并明白每句話的意思，所以當學生在展示自己時會油然而生出學習的成就感和喜悅感。這也是我每節課都希望學生能夠收獲的一種心情。
(2)學生口頭翻譯以下單詞、詞組及縮寫：integrated circuit，diode，cutawayview，circuit chip，IC，SSI，M S I，LSI，V L S I。再次強化本課要求學生要掌握的重點。
Step5 Summarization
引導學生總結課文大意，讓學生在細讀課文的基礎上學會粗讀。
Step6 Homework
為了進一步鞏固并強化本節課的重點，我將作業設計如下：寫出并朗讀下列漢語的英文形式
集成電路晶體管二極管單芯片剖面圖電路芯片小規模集成電路中規模集成電路大規模集成電路超大規模集成電路
四、板書設計
根據教學過程的需要，我將板書設計如下：
circuit component(電路元件) integrated circuit(IC)
single cell(單個電池) cutaway view
diode(二極管) circuit chip
resistor(電阻) SSI
capacitor(電容) MSI
LSI
中圖分類號：TN407 文獻標識碼：A 文章編號：1007-9416（2013）08-0208-01
1 集成電路的特點及分類
集成電路時在一塊極小的硅單晶片上，利用半導體工藝制作上許多晶體二極管、三極管、電阻、電容等元件，并連接成能完成特定電子技術功能的電子線路。從外觀上看，它已成為一個不可分割的完整的電子器件。
集成電路具有體積小，重量輕，引出線和焊接點少，壽命長，可靠性高，性能好等優點，同時成本低，便于大規模生產。它不僅在工、民用電子設備如收錄機、電視機、計算機等方面得到廣泛的應用，同時在軍事、通訊、遙控等方面也得到廣泛的應用。用集成電路來裝配電子設備，其裝配密度比晶體管可提高幾十倍至幾千倍，設備的穩定工作時間也可大大提高。
集成電路按其功能、結構的不同，可以分為模擬集成電路、數字集成電路和數/模混合集成電路三大類。
集成電路按集成度高低的不同可分為小規模集成電路、中規模集成電路、大規模集成電路、超大規模集成電路、特大規模集成電路和巨大規模集成電路。
2 集成電路的檢測
集成電路常用的檢測方法有在線測量法和非在線測量法（裸式測量法）。
在線測量法是通過萬用表檢測集成電路在路（在電路中）直流電阻，對地交、直流電壓及工作電流是否正常，以判斷該集成電路是否損壞。這種方法是檢測集成電路最常用和實用的方法。
非在線測量法是在集成電路未接人電路時，用萬用表測量接地引腳與集成電路各引腳之間對應的正、反向直流電阻值，然后將測量數值與已知的同型號正常集成電路各引腳的直流電阻值相比較，來確定它是否正常。非在線測量法測量一般把紅表筆接地、黑表筆測量定義為正向電阻測量；把黑表筆接地、紅表筆測量定義為反向電阻測量，選用的是指針式萬用表，這也是行業中的俗定。下面介紹幾種常用的檢測方法。
2.1 直流電阻檢測法
直流電阻檢測法適用于非在線集成電路的測試。直流電阻檢測法是一種用萬用表直接測量元件和集成電路各引腳之間的正、反向直流電阻值，并將測量數據與正常數據相比較，來判斷是否有故障的一種方法。
直流電阻測試法實際上是一個元器件的質量比較法。首先用萬用表的歐姆檔測試質量完好的單個集成電路各引腳對其接地端的阻值并做好記錄，然后測試待測單個集成電路各引腳對其接地端的阻值，將測試結果進行比較，來判斷被測集成電路的好壞。
當集成電路工作失效后，各引腳電阻值會發生變化，如阻值變大或者變小等。“鼎足檢測法”要查出這些變化，根據這些變化判斷故障部位，具體方法如下。
（1）通過查找相關資料，找出集成電路各引腳對地電阻值。
（2）將萬用表置于相應的歐姆檔，測量待測集成電路每個引腳與接地引腳之間的阻值，并與標準阻值進行比較。當所測對地電阻值與標準阻值基本相符時表示被測集成電路正常；如果出現某引腳或全部引腳對地電阻值與標準阻值相差太大時，即可認為被測集成電路已經損壞。
在路測量時，測量直流電阻之前要先斷開電源，以免測試時損壞萬用表。
2.2 總電流測量法
該法是通過檢測集成電路電源進線的總電流，來判斷集成電路好壞的一種方法。由于被測集成電路內部絕大多數為直接耦合，所以當被測集成電路出現損壞時（如某一個PN結擊穿或開路），會引起后級飽和與截止，使總電流發生變化。所以通過測量總電流的方法可以判斷集成電路的好壞。也可測量電源通路中電阻的電壓降，用歐姆定律計算出總電流。
2.3 對地交、直流電壓測量法
這是一種在通電情況下，用萬用表直流電壓擋對直流供電電壓、元件的工作電壓進行測量，檢測集成電路各引腳對地直流電壓值，并與正常值相比較，進而壓縮故障范圍，找出損壞元件的測量方法。
對于輸出交流信號的輸出端，此時不能用直流電壓法來判斷，要用交流電壓法來判斷。檢測交流電壓時要把萬用表置于“交流檔”，然后檢測該腳對電路“地”的交流電壓。如果電壓異常，則可斷開引腳連線，測量接線端電壓，以判斷電壓變化是由元件引起的，還是由集成電路引起的。
中圖分類號： TN4 文獻標識碼： A
隨著科技的迅猛發展，信息技術，電子技術，自動化技術及計算機技術日漸融合，成為當今社會科技領域的重要支柱技術，任何領域的研發工作都與這些技術緊密聯系，而他們的相互交叉，相互滲透，也越來越密切。
微電子技術是現代電子信息技術的直接基礎，它的發展有力推動了通信技術，計算機技術和網絡技術的迅速發展，成為衡量一個國家科技進步的重要標志。美國貝爾研究所的三位科學家因研制成功第一個結晶體三極管，獲得1956年諾貝爾物理學獎。晶體管成為集成電路技術發展的基礎，現代微電子技術就是建立在以集成電路為核心的各種半導體器件基礎上的高新電子技術。集成電路的生產始于1959年，其特點是體積小、重量輕、可靠性高、工作速度快。衡量微電子技術進步的標志要在三個方面：一是縮小芯片中器件結構的尺寸，即縮小加工線條的寬度；二是增加芯片中所包含的元器件的數量，即擴大集成規模；三是開拓有針對性的設計應用。
大規模集成電路指每一單晶硅片上可以集成制作一千個以上的元器件。集成度在一萬至十萬以上元器件的為超大規模集成電路。國際上80年代大規模和超大規模集成電路光刻標準線條寬度為0．7一0．8微米，集成度為108 。90年代的標準線條寬度為0．3一0．5微米，集成度為109。集成電路有專用電路(如鐘表、照相機、洗衣機等電路)和通用電路。通用電路中最典型的是存貯器和處理器，應用極為廣泛。計算機的換代就取決于這兩項集成電路的集成規模。
存貯器是具有信息存貯能力的器件。隨著集成電路的發展，半導體存貯器已大范圍地取代過去使用的磁性存貯器，成為計算機進行數字運算和信息處理過程中的信息存貯器件。存貯器的大小(或稱容量)常以字節為單位，字節則以大寫字母B表示，存貯器芯片的集成度已以百萬位(MB)為單位。目前，實驗室已做出8MB的動態存貯器芯片。一個漢字占用2個字節，也就是說，400萬漢字可以放入指甲大小的一塊硅片上。動態存貯器的集成度以每3年翻兩番的速度發展。
中央處理器(CPU)是集成電路技術的另一重要方面，其主要功能是執行“指令”進行運算或數據處理。現代計算機的CPU通常由數十萬到數百萬晶體管組成。70年代，隨著微電子技術的發展，促使一個完整的CPU可以制作在一塊指甲大小的硅片上。度量CPU性能最重要的指標是“速度”，即看它每秒鐘能執行多少條指令。60年代初，最快的CPU每秒能執行100萬條指令（常縮寫成MIPS)。1991年，高檔微處理器的速度已達5000萬一8000萬次。現在繼續提高CPU速度的精簡指令系統技術(即將復雜指令精減、減少)以及并行運算技術(同時并行地執行若干指令)正在發展中。在這個領域，美國硅谷的英特爾公司一直處于領先地位。此外，光學與電子學的結合，成為光電子技術，被稱為尖端中的尖端，為微電子技術的進一步發展找到了新的出路。美國《時代》雜志預測：“21世紀將成為光電子時代。”其主要領有激光技術、紅外技術、光纖通信技術等。
從各國的歷史經驗看，在后進國家趕超先進國家、實現工業化的過程中，一些國家運用政府的力量加快資本的原始積累，促進市場體制的形成，同時保護自己的幼稚工業，保證潛在比較優勢的發揮，的確顯示了很大的能量。在二戰后的亞洲，這種“市場經濟+強有力的政府干預”的模式（韓國稱之為“政府主導型的市場經濟”）被有些經濟學家叫做“亞太模式”。國際經濟界普遍認為，采取這種模式是戰后亞太地區一系列國家和地區高速成長的關鍵因素，對中國也有很大的吸引力。日本政府通商產業省（MITI）在戰后的機械工業振興運動、電子工業振興運動、大規模集成電路攻關等過程中起了重要的促進作用。被看成“亞太模式”的范例。但是“成也蕭何，敗也蕭何”，這也使日本產業界后來在數字技術的發展上吃了大敗仗。我們不妨將這兩個突出的事例加以對比：
1微電子技術的發展背景
美國工程技術界在評出20世紀世界最偉大的20項工程技術成就中第5項——電子技術時指出：“從真空管到半導體，集成電路已成為當代各行各業智能工作的基石”。微電子技術發展已進入系統集成(SOC—SystemOnChip)的時代。集成電路作為最能體現知識經濟特征的典型產品之一，已可將各種物理的、化學的和生物的敏感器(執行信息獲取功能)和執行器與信息處理系統集成在一起，從而完成從信息獲取、處理、存儲、傳輸到執行的系統功能。這是一個更廣義的系統集成芯片，可以認為這是微電子技術又一次革命性變革。因而勢必大大地提高人們處理信息和應用信息的能力，大大地提高社會信息化的程度。集成電路產業的產值以年增長率≥15%的速度增長，集成度以年增長率46%的速率持續發展，世界上還沒有一個產業能以這樣的速度持續地發展。2001年以集成電路為基礎的電子信息產業已成為世界第一大產業。微電子技術、集成電路無處不在地改變著社會的生產方式和人們的生活方式。我國信息產業部門準備充分利用經濟高速發展和巨大市場的優勢，精心規劃，重點扶持，力爭通過10年或略長一段時間的努力，使我國成為世界上的微電子強國。為此，未來十年是我國微電子技術發展的關鍵時期。在2010年我國微電子行業要實現下列四個目標：
(1)微電子產業要成為國民經濟發展新的重要增長點和實現關鍵技術的跨越。形成2950億元的產值，占GDP的1.6%、世界市場的4%，國內市場的自給率達到30%，并且能夠拉動2萬多億元電子工業產值。從而形成了500~600億元的純利收入。
(2)國防和國家安全急需的關鍵集成電路芯片能自行設計和制造。
(3)建立起能夠良性循環的集成電路產業發展、科學研究和人才培養體系。
(4)微電子科學研究和產業的標志性成果達到當時的國際先進水平。
在這一背景下，隨著國內外資本在微電子產業的大量投入和社會對微電子產品需求的急驟增加，社會急切地需要大量的微電子專門人才，僅上海市在21世紀的第一個十年，就需要微電子專門人才25萬人左右，而目前尚不足2萬人。也正是在這一背景下，1999年以來，全國高校中新開辦的微電子學專業就有數十個。2002年8月教育部全國電子科學與技術專業教學指導委員會在貴陽工作會議上公布的統計數據表明，相當多的高校電子科學與技術專業都下設了微電子學方向。微電子技術人才的培養已成為各高校電子信息人才培養的重點。
2微電子學專業實驗室建設的緊迫性
我國高校微電子學專業大部分由半導體器件或半導體器件物理專業轉來，這些專業的設立可追溯到20世紀50年代后期。辦學歷史雖長，但由于多年來財力投入嚴重不足，而微電子技術發展迅速，國內大陸地區除極個別學校外，其實驗教學條件很難滿足要求。高校微電子專業實驗室普遍落后的狀況，已成為制約培養合格微電子專業人才的瓶頸。
四川大學微電子學專業的發展同國內其它院校一樣走過了一條曲折的道路。1958年設立半導體物理方向(專門組)，在其后的40年中，專業名稱幾經變遷，于1998年調整為微電子學。由于社會需求強勁，1999年微電子學專業擴大招生數達90多人，是以往招生人數的2倍。當時，我校微電子學專業的辦學條件與微電子學學科發展的要求形成了強烈反差：實驗室設施陳舊、容量小，教學大綱中必需的集成電路設計課程和相應實驗幾乎是空白；按照新的教學計劃，實施新課程和實驗的時間緊迫，基本設施嚴重不足；教師結構不合理，專業課程師資缺乏。
在關系到微電子學專業能否繼續生存的關鍵時期，學校組織專家經過反復調研、論證，及時在全校啟動了“523實驗室建設工程”。該工程計劃在3~5年時間內，籌集2~3億資金，集中力量創建5個適應多學科培養創新人才的綜合實驗基地；重點建設20個左右基礎(含專業及技術基礎)實驗中心(室)；調整組合、合理配置、重點改造建設30個左右具有特色的專業實驗室。“523實驗室建設工程”的啟動，是四川大學面向21世紀實驗教學改革和實驗室建設方面的一個重要跨越。學校將微電子學專業實驗室的建設列入了“523實驗室建設工程”首批重點支持項目，2000年12月開始分期撥款275萬元，開始了微電子學專業實驗室的建設。怎樣將有限的資金用好，建設一個既符合微電子學專業發展方向，又滿足本科專業培養目標要求的微電子學專業實驗室成為我們學科建設的重點。
3實驗室建設項目的實施
3.1整體規劃和目標的確立
微電子技術的發展要求我們的實驗室建設規劃、實驗教改方案、人才培養目標必須與其行業發展規劃一致，既要腳踏實地，實事求是，又必須要有前瞻性。尤其要注意國際化人才的培養。微電子的人才培養若不能實現國際化，就不能說我們的人才培養是成功的。
基于這樣的考慮，在調查研究的基礎上，我們將實驗室建設整體規劃和目標確定為：建立國內一流的由微電子器件平面工藝與器件參數測試綜合實驗及超大規模集成電路芯片設計綜合實驗兩個實驗系列構成的微電子學專業實驗體系，既滿足微電子學專業教學大綱要求，又適應當今國際微電子技術及其教學發展需求的多功能的、開放性的微電子教學實驗基地。我們的目標是：
(1)建立有特色的教學體系——微電子工藝與設計并舉，強化理論基礎、強化綜合素質、強化能力培養。
(2)保證寬口徑的同時，培養專業技能。
(3)建立開放型實驗室，適應跨學科人才的培養。
(4)在全國微電子學專業的教學中具有一定的先進性。
實踐中我們認識到，要實現以上目標、完成實驗室建設，必須以教學體系改革、教材建設為主線開展工作。
3.2重組實驗教學課程體系，培養學生的創新能力和現代工業意識
實驗課程體系建設的總體思路是培養創造性人才。實驗的設置要讓學生成為實驗的主角和與專業基礎理論學習相聯系的主動者，能激發學生的創造性，有專業知識縱向和橫向自主擴展和創新的余地。因此該實驗體系將是開放式的、有層次的和與基礎課及專業基礎課密切配合的。實驗教學的主要內容包括必修、選修和自擬項目。我們反復認真研究了教育部制定的本科微電子學專業培養大綱及國際上對微電子學教學提出的最新基本要求。根據專業的特點，充分考慮目前國內大力發展集成電路生產線(新建線十條左右)和已成立近百家集成電路設計公司對人才的強烈需求，為新的微電子專業教學制定出由以下兩個實驗系列構成的微電子學專業實驗體系。
(1)微電子器件平面工藝與器件參數測試綜合實驗。
這是微電子學教學的重要基礎內容，也是我校微電子學教學中具有特色的實驗課程。這一實驗系列將使學生了解和初步掌握微電子器件的主要基本工藝，工藝參數的控制方法和工藝質量控制的主要檢測及分析方法，深刻地了解成品率在微電子產品生產中的重要性。同時，半導體材料特性參數的測試分析系列實驗是配合“半導體物理”和“半導體材料”課程而設置的基本實驗，通過整合，實時地與器件工藝實驗配合，雖增加了實驗教學難度，卻使學生身臨其境直觀地掌握了工藝對參數的影響、參數反饋對工藝的調整控制、了解半導體重要參數的測試方法并加深對其相關物理內涵的深刻理解。這樣的綜合實驗，對于學生深刻樹立產品成品率，可靠性和生產成本這一現代工業的重要意識是必不可少的。
(2)超大規模集成電路芯片設計綜合實驗。
這是微電子學教學的重點基礎之一。教學目的是掌握超大規模集成電路系統設計的基本原理和規則，初步掌握先進的超大規模集成電路設計工具。該系列的必修基礎實驗共80學時，與之配套的講授課程為“超大規模集成電路設計基礎”。除此而外，超大規模集成電路測試分析和系統開發實驗不僅是與“超大規模集成電路原理”和“電路系統”課程套配，使學生更深刻的理解和掌握集成電路的特性；同時也是與前一系列實驗配合使學生具備自擬項目和獨立創新的理論及實驗基礎。
3.3優化設施配置，爭取項目最佳成效
由于項目實施的時間緊迫、資金有限。我們非常謹慎地對待每一項實施步驟。力圖實現設施的優化配置，使項目產生最佳效益。最終較好地完成了集成電路設計實驗體系和器件平面工藝實驗體系的實施。具體內容包括：
(1)集成電路設計實驗體系。集成電路設計實驗室機房的建立——購買CADENCE系統軟件(IC設計軟件)、ZENILE集成電路設計軟件；集成電路設計實驗課程體系由EDA課程及實驗、FPGA課程及實驗、PSPICE電路模擬及實驗、VHDL課程及實驗、ASIC課程及實驗、IC設計課程及實驗等組成。
(2)器件平面工藝實驗體系和相關參數測試分析實驗。結合原有設備新購并完善平面工藝實驗系統，包括：硼擴、磷擴、氧化、清洗、光刻、金屬化等；與平面工藝同步的平面工藝參數測試，包括：方塊電阻、C-V測試(高頻和準靜態)、I-V測試、Hall測試、膜厚測試(ELLIPSOMETRY)及其它器件參數測試(實時監控了解器件參數，反饋控制工藝參數)；器件、半導體材料物理測試設備，如載流子濃度、電阻率、少子壽命等。
(3)與實驗室硬件建設配套的軟件建設和環境建設。實驗室環境建設、實驗室崗位設置、實驗課程的系統開設、向相關學院及專業提出已建實驗室開放計劃、制定各項管理制度。
在實驗室的階段建設中，我們分步實施、邊建邊用、急用優先，在建設期內就使實驗室發揮出了良好的使用效益。
3.4強化管理，實行教師負責制
新的實驗室必須要有全新的管理模式。新建實驗室和實驗課程的管理將根據專業教研室的特點，采取教研室主任和實驗室主任統一協調下的教師責任制。在兩大實驗板塊的基礎上，根據實驗內容的布局進一步分為4類(工藝及測試，物理測試，設計和集成電路參數測試，系統開發)進行管理。原則上，實驗設施的管理及實驗科目的開放由相應專業理論課的教師負責，在項目的建立階段，將按前述的分工實施責任制，其責任的內容包括：組織設備的安裝調試，設備使用規范細則的制定，實驗指導書的編寫等。根據專業建設的規劃，在微電子實驗室建設告一段落后，主管責任教師將逐步由較年青的教師接任。主管責任教師的責任包括：設備的維護和保養，使用規范和記錄執行情況的監督，組織對必修和選修科目實驗指導書的更新，組織實驗室開放及輔導教師的安排，完善實驗室開放的實施細則等。
實驗課將是開放式的。結合基礎實驗室的開放經驗和微電子專業實驗的特點，要求學生在完成實驗計劃和熟悉了設備使用規范細則的條件下，對其全面開放。對非微電子專業學生的開放，采取提前申請，統一完成必要的基礎培訓后再安排實驗的方式。同時將針對一些專業的特點編寫與之相適應的實驗教材。
4取得初步成果
微電子學專業實驗室通過近3年來的建設運行，實現或超過了預期建設目標，成效顯著，于2002年成功申報為"；四川省重點建設實驗室"；。現將取得的初步成果介紹如下：
(1)在微電子實驗室建設的促進下，為適應新條件下的實驗教學，我們調整了教材的選用范圍。微電子學專業主干課教材立足選用國外、國內的優秀教材，特別是國外能反映微電子學發展現狀及方向的先進教材，我們已組織教師編撰了能反映國際上集成電路發展現狀的《集成電路原理》，選用了最新出版教材《大規模集成電路設計》，并編撰、重寫及使用了《集成電路設計基礎實驗》、《超大規模集成電路設計實驗》、《平面工藝實驗》、《微電子器件原理》、《微電子器件工藝原理》等教材。
在重編實驗教材時，改掉了"；使用說明"；式的教材編寫模式。力圖使實驗教材能配合實驗教學培養目標，啟發學生的想象力和創造力，尤其是誘發學生的原發性創新能力乃至創新沖動。
(2)對本科微電子學的教學計劃、教學大綱和教材進行了深入研究和大幅度調整，并充分考慮了實驗課與理論課的有機結合。堅持并發展了我校微電子專業在器件工藝實驗上的特色和優勢，通過對實驗課及其內容進行整合更新，使實驗更具綜合性。如將過去的單一平面工藝實驗與測試分析技術有機的結合，將原來相互脫節的芯片工藝、參數測試、物理測試等有機地整合在一起，以便充分模擬真實芯片工藝流程。使學生在獨立制造出半導體器件的同時，能對工藝控制進行實時綜合分析。
(3)引入了國際上最通用、最先進的超大規模集成電路系統設計教學軟件(如CADENCE等)，使學生迅速地掌握超大規模集成電路設計的先進基本技術，激發其創造性。為了保證這一教學目的的實現，我們對
專業的整體教學計劃做了與之配合的調整。在第5學期加強了電子線路系統設計(如EDA、PSPICE等)的課程和實驗內容。在教學的第4學年又預留了足夠的學時，作為學生進一步掌握這一工具的選修題目的綜合訓練。
(4)所有的實驗根據專業基礎課的進度分段對各年級學生隨時開放。學生根據已掌握的專業理論知識和實驗指導書選擇實驗項目，提出實驗路線。鼓勵學生對可提供的實驗設施作自擬的整合，促進學生對實驗課程的全身心的投入。
在實驗成績的評定上，不簡單地看實驗結果的正確與否，同時注重實驗方案的合理性和創造性，注重是否能對實驗現象有較敏銳的觀察、分析和處理能力。
(5)通過送出去的辦法，把教師和實驗人員送到器件公司、設計公司培訓，并積極開展了校內、校際間的進修培訓。推促教師在專業基礎和實驗兩方面交叉教學，提高了教師隊伍的綜合素質。
(6)將集成電路設計實驗室建設成為電子信息類本科生的生產實習基地，為此，我們參加了中芯國際等公司的多項目晶圓計劃。
加入了國內外EDA公司的大學計劃，以利于實驗室建設發展和提高教學質量，如華大公司支持微電子實驗室建設，贈送人民幣1100萬元軟件(RFIC，SOC等微電子前沿技術)已進入實驗教學。
微電子技術的發展水平已經成為衡量一個國家科技進步和綜合國力的重要標志之一。因此，學習微電子，認識微電子，使用微電子，發展微電子，是信息社會發展過程中，當代大學生所渴求的一個重要課程。生活在當代的人們，沒有不使用微電子技術產品的，如人們每天隨身攜帶的手機；工作中使用的筆記本電腦，乘坐公交、地鐵的IC卡，孩子玩的智能電子玩具，在電視上欣賞從衛星上發來的電視節目等等，這些產品與設備中都有基本的微電子電路。微電子的本領很大，但你要看到它如何工作卻相當難，例如有一個像我們頭腦中起記憶作用的小硅片—它的名字叫存儲器，是電腦的記憶部分，上面有許許多多小單元，它與神經細胞類似，這種小單元工作一次所消耗的能源只有神經元的六十分之一，再例如你手中的電話，將你的話音從空中發射出去并將對方說的話送回來告訴你，就是靠一種叫“射頻微電子電路”或叫“微波單片集成電路”進行工作的。它們會將你要表達的信息發送給對方，甚至是通過通信衛星發送到地球上的任何地方。其傳遞的速度達到300000KM/S，即以光速進行傳送，可實現雙方及時通信。“微電子”不是“微型的電子”，其完整的名字應該是“微型電子電路”，微電子技術則是微型電子電路技術。微電子技術對我們社會發展起著重要作用，是使我們的社會高速信息化，并將迅速地把人類帶入高度社會化的社會。“信息經濟”和“信息社會”是伴隨著微電子技術發展所必然產生的。
1.2微電子技術的基礎材料——取之不盡的硅
位于元素周期表第14位的硅是微電子技術的基礎材料，硅的優點是工作溫度高，可達200攝氏度；二是能在高溫下氧化生成二氧化硅薄膜，這種氧化硅薄膜可以用作為雜質擴散的掩護膜，從而能使擴散、光刻等工藝結合起來制成各種結構的電路，而氧化硅層又是一種很好的絕緣體，在集成電路制造中它可以作為電路互聯的載體。此外，氧化硅膜還是一種很好的保護膜，它能防止器件工作時受周圍環境影響而導致性能退化。第三個優點是受主和施主雜質有幾乎相同的擴散系數。這就為硅器件和電路工藝的制作提供了更大的自由度。硅材料的這些優越性能促成了平面工藝的發展，簡化了工藝程序，降低了制造成本，改善了可靠性，并大大提高了集成度，使超大規模集成電路得到了迅猛的發展。
1.3集成電路的發展過程
20世紀晶體管的發明是整個微電子發展史上一個劃時代的突破。從而使得電子學家們開始考慮晶體管的組合與集成問題，制成了固體電路塊—集成電路。從此，集成電路迅速從小規模發展到大規模和超大規模集成電路，集成電路的分類方法很多，按領域可分為：通用集成電路和專用集成電路；按電路功能可分為：數字集成電路、模擬集成電路和數模混合集成電路；按器件結構可分為：MOS集成電路、雙極型集成電路和BiIMOS集成電路；按集成電路集成度可分為：小規模集成電路SSI、中規模集成電路MSI、大規模集成電路LSI、超導規模集成電路VLSI、特大規模集成電路ULSI和巨大規模集成電路CSI。隨著微電子技術的發展，出現了集成電路(IC)，集成電路是微電子學的研究對象，其正在向著高集成度、低功耗、高性能、高可靠性的方向發展。
1.4走進人們生活的微電子
IC卡，是現代微電子技術的結晶，是硬件與軟件技術的高度結合。存儲IC卡也稱記憶IC卡，它包括有存儲器等微電路芯片而具有數據記憶存儲功能。在智能IC卡中必須包括微處理器，它實際上具有微電腦功能，不但具有暫時或永久存儲、讀取、處理數據的能力，而且還具備其他邏輯處理能力，還具有一定的對外界環境響應、識別和判斷處理能力。IC卡在人們工作生活中無處不在，廣泛應用于金融、商貿、保健、安全、通信及管理等多種方面，例如：移動電話卡，付費電視卡，公交卡，地鐵卡，電子錢包，識別卡，健康卡，門禁控制卡以及購物卡等等。IC卡幾乎可以替代所有類型的支付工具。隨著IC技術的成熟，IC卡的芯片已由最初的存儲卡發展到邏輯加密卡裝有微控制器的各種智能卡。它們的存儲量也愈來愈大，運算功能越來越強，保密性也愈來愈高。在一張卡上賦予身份識別，資料(如電話號碼、主要數據、密碼等)存儲，現金支付等功能已非難事，“手持一卡走遍天下”將會成為現實。
2.微電子技術發展的新領域
微電子技術是電子科學與技術的二級學科。電子信息科學與技術是當代最活躍，滲透力最強的高新技術。由于集成電路對各個產業的強烈滲透，使得微電子出現了一些新領域。
2.1微機電系統
MEMS(Micro-Electro-Mechanicalsystems)微機電系統主要由微傳感器、微執行器、信號處理電路和控制電路、通信接口和電源等部件組成，主要包括微型傳感器、執行器和相應的處理電路三部分，它融合多種微細加工技術，并將微電子技術和精密機械加工技術、微電子與機械融為一體的系統。是在現代信息技術的最新成果的基礎上發展起來的高科技前沿學科。當前，常用的制作MEMS器件的技術主要由三種：一種是以日本為代表的利用傳統機械加工手段，即利用大機械制造小機械，再利用小機械制造微機械的方法，可以用于加工一些在特殊場合應用的微機械裝置，如微型機器人，微型手術臺等。第二種是以美國為代表的利用化學腐蝕或集成電路工藝技術對硅材料進行加工，形成硅基MEMS器件，它與傳統IC工藝兼容，可以實現微機械和微電子的系統集成，而且適合于批量生產，已成為目前MEMS的主流技術，第三種是以德國為代表的LIGA(即光刻，電鑄如塑造)技術，它是利用X射線光刻技術，通過電鑄成型和塑造形成深層微結構的方法，人們已利用該技術開發和制造出了微齒輪、微馬達、微加速度計、微射流計等。MEMS的應用領域十分廣泛，在信息技術，航空航天，科學儀器和醫療方面將起到分別采用機械和電子技術所不能實現的作用。
2.2生物芯片
生物芯片(Biochip)將微電子技術與生物科學相結合的產物，它以生物科學基礎，利用生物體、生物組織或細胞功能，在固體芯片表面構建微分析單元，以實現對化合物、蛋白質、核酸、細胞及其他生物組分的正確、快速的檢測。目前已有DNA基因檢測芯片問世。如Santford和Affymetrize公司制作的DNA芯片包含有600余種DNA基本片段。其制作方法是在玻璃片上刻蝕出非常小的溝槽，然后在溝槽中覆蓋一層DNA纖維，不同的DNA纖維圖案分別表示不同的DNA基本片段。采用施加電場等措施可使一些特殊物質反映出某些基因的特性從而達到檢測基因的目的。以DNA芯片為代表的生物工程芯片將微電子與生物技術緊密結合，采用微電子加工技術，在指甲大小的硅片上制作包含多達20萬種DNA基本片段的芯片。DNA芯片可在極短的時間內檢測或發現遺傳基因的變化，對遺傳學研究、疾病診斷、疾病治療和預防、轉基因工程等具有極其重要的作用。生物工程芯片是21世紀微電子領域的一個熱點并且具有廣闊的應用前景。
2.3納米電子技術
在半導體領域中，利用超晶格量子阱材料的特性研制出了新一代電子器件，如：高電子遷移晶體管(HEMT)，異質結雙極晶體管(HBT)，低閾值電流量子激光器等。在半導體超薄層中，主要的量子效應有尺寸效應、隧道效應和干涉效應。這三種效應，已在研制新器件時得到不同程度的應用。(1)在FET中，采用異質結構，利用電子的量子限定效應，可使施主雜質與電子空間分離，從而消除了雜質散射，獲得高電子遷移率，這種晶體管，在低場下有高跨度，工作頻率，進入毫米波，有極好的噪聲特性。(2)利用諧振隧道效應制成諧振隧道二極管和晶體管。用于邏輯集成電路，不僅可以減小所需晶體管數目，還有利于實現低功耗和高速化。(3)制成新型光探測器。在量子阱內，電子可形成多個能級，利用能級間躍遷，可制成紅外線探測器。利用量子線、量子點結構作激光器的有源區，比量子阱激光器更加優越。在量子遂道中，當電子通過隧道結時，隧道勢壘兩側的電位差發生變化，如果勢壘的靜電能量的變化比熱能還大，那么就能對下一個電子隧道結起阻礙作用。基于這一原理，可制作放大器件，振蕩器件或存儲器件。量子微結構大體分為微細加工和晶體生長兩大類。
中圖分類號：TP391 文獻標識碼：A 文章編號：1007-9416（2013）12-0129-03
1 引言
隨著半導體工藝的迅速發展，目前絕大部分芯片已經采用32nm及以下工藝進行設計。因此集成電路的集成度也越來越高，集成電路已經進入超大規模集成電路（Very Large Scale Integrated circuits）時代。 超大規模集成電路20世紀70年代后期出現，其主要用于制造存儲器和微處理機。超大規模集成電路及其相關技術是現代電子信息技術迅猛發展的關鍵因素和核心技術。超大規模集成電路的研究水平已經成為衡量一個國家技術和工業發展水平高低的重要標志，也是世界工業國家競爭最激烈的一個領域。在VLSI中其集成度一直遵循著“摩爾定律”，即以每18個月翻一番的速度急劇增加，目前一個芯片上集成的電路元件數早已遠超數億個。如此迅速的發展，除了半導體工藝技術、設備、原材料等方面的不斷改進之外，設計技術的革新也是重要原因之一。這一革新技術主要表現在全面采用了電子設計自動化（Electronic Design Automation， EDA）技術。因為集成電路發展到現在已經十分復雜，要在幾十平方毫米上硅片上完成線條只有零點幾微米的數以億計門器件的整個電子系統設計，依靠手工設計是完全不可能的，必須借助電子設計自動化技術和工具集成電路的發展對EDA技術不斷提出新的要求，以滿足日益提高的設計需求；相應地，EDA技術的發展又使得集成電路設計向著更廣（產品種類越來越多）、更快（設計周期越來越短）、更準（一次成功率越來越高）、更精（設計尺寸越來越小）、更強（工藝適應性和設計自動化程度越來越強）的方向發展一個典型的集成電路設計流程，幾乎在其中的每個設計環節和整個設計過程都普遍用到CAD技術和工具。其中，版圖規劃是一個極其重要的設計環節，也是最費時的，并且版圖的優劣決定了最終芯片的性能。該階段的設計任務是根據邏輯和電路功能要求以及工藝制造的約束條件（如線寬、線寬距等），完成電路中單元的擺放和互連，最終形成設計的掩膜圖。在版圖規劃中布圖設置是很重要的一環。布圖規劃算法完成的任務是在滿足各項電學和工藝要求的條件下，在給定區域內（或盡可能小的區域內）互不重疊地安置電路中的所有單元，并且盡可能好地滿足單元互連的要求。超大規模集成電路的布局規劃作為物理設計階段的重要組成部分近年來受到了廣泛關注，其質量直接影響后續布線工作的順利完成，乃至最終影響到電路的性能，隨著布局設計過程中各種新問題的不斷引入，布局規劃問題較原先更加復雜，也越來越難以解決。
2 目前現狀
2.1 布局算法的提出
自動化版圖設計實際是在有限的區域內，尋找出一個最優的擺放結果，不僅能夠把所有的單元全部放入其中，并且為后續的布局布線提供最優的結果，使最終的芯片得到最好的性能。其對應的數學問題為對合法構形空間的搜索問題。VLSI物理設計中的布局、布線等問題是高度復雜的，且其中很多問題已被證明為NP-Hard問題。NP就是Non-deterministic Polynomial的問題，也即是多項式復雜程度的非確定性問題。而如果任何一個NP問題都能通過一個多項式時間算法轉換為某個NP問題，那么這個NP問題就稱為NP完全問題（Non-deterministic Polynomial complete problem）。經過前人的研究，布圖規劃已經被證明為是NP完全問題的數學模型。所以，布圖規劃是一個值得深入的課題。隨著VLSI向深亞微米納米不斷推進，系統規模不斷擴大，系統目標的多樣化，問題空間維數隨之劇增。傳統的優化算法要么面臨計算量爆炸（如窮舉法、線性規劃等），要么易陷入局部極值，無法接近全局最優解（如貪心算法等）。因此對各種新的智能優化方法的研究應運而起，先后提出了遺傳算法、模擬退火法[11]等算法。各種方法各有千秋，但到目前為止，還沒有任何一種方法可以有效地應用于解決VLSI物理設計中的所有問題。
對于布局規劃中，特別是自動布局規劃（master plan），通過對比相關算法，采用模擬退火算法。使用模擬退火算法我們可以較快的得出全局最優解。在用模擬退火算法反復迭代找出最優解時，會出現一些不可避免的重疊（overlap），這個時候我們要盡可能的消除它們，同時還要考慮模塊間的距離（wirelength）以及通過的總線長（timing path）。模塊間中心距離是我們布局最主要的約束條件，理論上我們要使它盡可能的小。因為在一塊小小的集成電路板塊中可能會有千萬個單元（stand cell），它們組成了各個模塊（module），為此，布局開始階段模塊在起始的溫度下自由排列，隨著溫度的下降，當找到不錯的排列組合時存檔，繼續尋找，直到達到最優解。模擬退火算法的基本原理是：跳出局部最優，亦稱爬山解（（up-hill）當滿足一定的條件時以收斂到全局最優。算法可以看成是隨機和貪婪算法的結合。當然模擬退火有著堅實的數學基礎，其對新解的接受概率是min{1，e-C/T}，其中C為代價函數的差，T為當前溫度。開始當溫度較高時，接受壞解的概率近似等于1，無論解的質量是好是壞，一律接受，可以看成是隨機搜索。當溫度足夠低時，接受壞解的概率近似等于0，只接受好的解，可以近似的認為是貪婪搜索。在溫度變化的過程中是一個從隨機到貪婪的漸變過程[12]（圖1）。
3 算法的改進
3.1 功能模塊設計
4 運行結果與分析
對于以上改進算法的實現進行代碼編寫，并且在Linux操作系統開發環境下運行encounter軟件，采用一組case進行實現，得到的結果如（圖3、4）。
通過對實驗結果的分析可以看出，改進后的算法是有效的，跟傳統的布局規劃相比布局線路wirelength優化了17.5%，overlap降低了12.1%，達到了實驗預期的效果。
5 結語
本文主要通過對自動布局規劃設計分析，提出了改進的模擬退火算法，并消除布局中不應產生的overlap。該算法中采用了自頂向下的結群策略，實驗表明，該算法比較穩定，得出的結果好，適用性強。
參考文獻
[1]L.Jin，D.Kim，L.Mu，D.-S.Kim，and S.-M. Hu，“A sweepline algorithm for Euclidean Voronoi diagram of circules，”IEEE put.-Aided Des.，vol.38，no.3，pp. 260-272，Mar.2006.
[2]Y.Feng，D.P.Mehta，and H.Yang，“Constrained modern floorplanning，”in Proc.ISPD，2003，pp.128-135.
[3]J.-M.Lin and Y.-W.Chang，“TCG：A transitive closure graph base representation for general floorplans，”IEEE Trans.Very Large Scale Integr.，vol. 13， no. 4， pp. 288–292，Apr.2005.
[4]X.Hong，G. Huang，Y.Cai， J. Gu，S. Dong， C.-K. Cheng，and J. Gu，“Corner block list： An effective and efficient topological representation of non-slicing floorplan，” in Proc.ICCAD，2000，pp.8-12.
[5]S.Nakatake， M. Furuya， and Y. Kajitani， “Module placement on BSGstructure with pre-placed modules and rectilinear modules，” in Proc.ASP-DAC， 1998， pp. 571–576.
[6] Richard Auletta，Expert System Perimeter Block Placement Floorplanning，” date， p. 30140， Design，Automation and Test in Europe Conference and Exhibition Designers Forum （DATE’04），2004.
[7]Y.Zhan，Y. Feng， and S.Sapatnekar，“A fixed-die floorplanning algorithm using an analytical approach，”in Proc.ASP-DAC，2006， pp.771-776.
[8]Alupoaei，S.； Katkoori，S.Ant colony system application to macrocell overlap removal，Very Large Scale Integration （VLSI） Systems， IEEE Transactions，Vol.12， Iss.10，pp.1118- 1123，Oct.2004.
[9]S.N.Adya，I.L. Markov， Fixed-outline Floorplanning： Enabling Hierarchical Design， to appear in IEEE Trans.On VLSI，2003.
[10]W.Choi and K.Bazargan Hierarchical Global Floorplacement Using Simulated Annealing and Network Flow Area Migration，DATE 2003.
[11]楊依忠，解光軍.基于遺傳模擬退火算法的門陣列布局方法.計算機工程，2010，1.
[12]蔣中華.超大規模集成電路布圖布局算法及熱模型研究.2008.3.21.
