集成電路布圖設計匯總十篇

序論：好文章的創作是一個不斷探索和完善的過程，我們為您推薦十篇集成電路布圖設計范例，希望它們能助您一臂之力，提升您的閱讀品質，帶來更深刻的閱讀感受。

篇（1）

引言：隨著集成電路制造工藝的迅猛發展，集成電路規模已發展到超大規模。由此帶來的利益促使一些廠商通過各種方式獲取他人技術，利用他人的技術成果牟取非法利益。因此，保護集成電路布圖設計成為有關各界關注的問題。我國一直采取積極的態度對待集成電路知識產權保護問題，在一九五月通過的世界知識產權組織《關于集成電路的知識產權條約》文本上簽字，并于2001年制定了《集成電路布圖設計保護條例》。這一條例初步建立了我國集成電路布圖設計的知識產權保護的理論體系，進一步完善了我國的知識產權法律制度。

一、集成電路布圖設計的知識產權的特點

布圖設計作為人類智力勞動的成果，具有知識產權客體的許多共性特征，應當成為知識產權法保護的對象，其特點主要表現在以下方面：

（一）無形性。

集成電路布圖設計是指集成電路中各種元件的連接與排列，它本身是設計人員智慧的體現，是無形的。只有當這種設計固化到磁介質或掩膜上，才具有客觀的表現形式，能夠被人們感知、復制，從而得到法律的保護。

（二）創造性

集成電路布圖設計具有創造性，是設計人自己創作的，有自己的獨特之處。當今，要使每次的集成電路布圖設計都達到顯著的進步是不可能的，新的集成電路產品僅表現為集成度的提高。所以，已頒布集成電路保護法的國家，均不直接采納專利法中的創造性和新穎性的標準，而是降低要求，以適應實際情況。

（三）可復制性

集成電路布圖設計具有可復制性。對于集成電路成品，復制者只需打開芯片的外殼，利用高分辨率照相機，拍下頂層金屬聯接，再腐蝕掉這層金屬，拍下下面那層半導體材料，即可獲得該層的掩膜圖。

由以上特點可以看出，布圖設計是獨立的知識產權客體，有著自己的特點。布圖設計的無形性是知識產權客體的共性，創造性是專利權客體的特性，可復制性是著作權客體的一個必要特征，因此，傳統的知識產權法律保護體系難以對布圖設計進行保護。因而，很多國家基本上不引用著作權法或專利法來保護它，而是依據其特點，單獨制訂法規，將之作為獨立的客體予以保護。

二、集成電路布圖設計知識產權與其他知識產權的區別

1、與版權的區別

集成電路的布圖設計，是一系列電子元件的立體布局，由一系列電子元件及連結這些元件的導線構成，既不是由語言文字，也不是由任何圖形符號構成。而版權只對作品提供保護。作品是由語言、文字、圖形或符號構成的，表現一種思想的智力成果。不論對各國立法及有關版權條約中的作品做多么廣泛的解釋，均不包括集成電路的這種封裝在密封材料中，無法用肉眼分辨的立體布圖設計。

2、與專利的區別

集成電路的布圖設計是產品的中間形態，不具有獨立的產品功能，復雜的布圖設計，受保護的范圍難以用文字描述的方式在權利要求書中說明。而專利是一種關于產品或方法或其改進的新的技術方案，對發明要求具有新穎性、創造性和實用性，并且專利權的范圍以權利要求書的內容為準。因此，對于布圖設計來說，一般難以受到專利法保護。目前大多數國家對專利實行實質審查。由于集成電路的技術復雜性，對于布圖設計的新穎性、創造性和實用性的審查，將極為困難，使得實質審查很難進行。

綜上所述，集成電路布圖設計知識產權與傳統的知識產權相比，有其特殊性，傳統的知識產權法無法為集成電路提供充分有效的保護。但是集成電路的廣泛應用又急需法律來提供保護，因此，必須突破現有知識產權法的界限，以專門立法來保護集成電路，于是產生了集成電路法。

三、國際上幾個主要的集成電路知識產權立法

1、美國《半導體芯片法》

美國1984年的《半導體芯片法》內容詳盡，包括：定義、保護的對象、所有權及其轉讓與許可、保護期限、掩膜作品的專有權、專有權的限制、申請登記、專有權的實施、民事訴訟、與其他法律的關系、過渡條款及國際過渡條款等。

2、日本《集成電路的電路布局法》

日本《電路布局法》共六章五十六條，并一個附則。由于日本是世界上第二個制定集成電路保護之專門立法的國家，當時，除了美國的《半導體芯片法》之外，并無任何國家的相關立法可供借鑒，因而其立法深受美國法的影響，在主要內容上與美國的《半導體芯片法》大致相似。

3、歐洲共同體《理事會指令》

在美日相繼通過專門立法保護集成電路布圖設計以后，一方面出于保護布圖設計的需要，另一方面也迫于美國的壓力，歐共體于1986年12月16日通過了《關于半導體產品布圖設計法律保護的理事會指令》（87/54/EEC）（以下簡稱共同體指令）。該指令共4章12條，對于共同體各成員國的集成電路布圖設計立法有著重大影響。

4、中國《集成電路布圖設計保護條例》

我國早在1991年國務院就已將《半導體集成電路布圖設計保護條例》列入了立法計劃，經過10年的醞釀，我國的《集成電路布圖設計保護條例》于2001年3月28日由國務院第36次會議通過，并于2001年10月1日起施行。

總而言之，集成電路的迅速發展已經使集成電路布圖設計保護的問題客觀地擺在了我們面前，這是技術進步和社會發展的必然。本文通過對布圖設計特點、與其他知識產權的區別進行分析，期望使讀者能夠初步的了解布圖設計知識產權產生的必然性及合理性，為今后在工作中有效地利用《集成電路布圖設計保護條例》保護布圖設計打下基礎。

參考文獻

篇（2）

一、引言：保護的意義

集成電路，按照《簡明大不列顛百科全書》的解釋，是指利用不同的加工工藝，在一塊連續不斷的襯底材料上同時做出大量的晶體管、電阻和二極管等電路元件，并將它們進行互聯。[1]1958年，世界上第一塊集成電路誕生，引發出一場新的工業革命。集成電路的發明和發展，導致了現代電子信息技術的興起。在當代世界新科技革命發展進程中，以集成電路為基礎、以計算機和通訊技術為主體的電子信息是最活躍的先導技術，同時又是一種嶄新的具有巨大潛力的生產力。而從生產的規模和市場的效應來看，2000年世界上集成電路的銷售額約為2000億美元，目前世界集成電路的人均消費量大約為20-30塊。[2]中國的集成電路產業起步于60年代，雖然在發展速度上滯后于發達國家，但也已經初具規模并在不斷壯大之中。有人認為，“集成電路工業不僅是現代國際技術經濟競爭的制高點，而且是影響各國未來‘球籍’的基本因素。如果把石油比作近現代工業的血液的話，那么完全可以把小小的芯片（集成電路）比作先導和超現代工業和生活的某種‘母體’，它是一個國家高附加值收益的富源，也是其綜合國力的基石?！盵3]因此，從國家的產業政策導向來看，我們需要為集成電路工業的發展提供制度上的激勵，而最根本的促進措施就是在集成電路的最初開發完成（形成布圖設計）的時候賦予開發者一定的權利，使相關保護可以延及于其后的生產過程。

而從動態的市場交易層面來考察，我們也可以發現對集成電路布圖設計進行保護的意義。依照科斯定理，技術發展與創新的背后是巨大而復雜的創造性勞動投入與資本投入，這需要仰仗市場來收回成本與獲取收益，而一個重要的前提是解決市場交易雙方的產權問題。[4]這一點不僅對含有集成電路的最終產品是重要的，對作為中間產品的集成電路布圖設計同樣重要。因為在社會化大生產的條件下，專業的分工越來越細致，交易不只是在產品最終完成之后才發生，而是與生產的過程相交織。例如一個手機的生產廠商可能只進行各個部件的組裝，而核心的芯片以及其他的外殼等可能都是由別的開發商完成的。因此在這里明確集成電路布圖設計的知識產權就是非常重要的，實際上這也是任何涉及基礎性技術的生產領域必然要首先解決的問題。

對集成電路布圖設計進行保護的另一個基本考慮是維護投資者的利益。這也是當代知識產權立法的一個漸變的趨勢，在數據庫保護和藥品專利授予等方面也有所體現。集成電路布圖設計的創造是一個以大量資金為依托、以相當的智力投入為主導、以豐富的相關技術來支撐，并仍然有失敗風險的研發過程。[5]而新產品一旦上市，不法廠商利用先進的設備和技術，對該芯片進行解剖、顯微拍照、逐層腐蝕和分析，或者利用激光技術逐層掃描、拍照，將芯片的布圖設計復制出來，很快就能仿制出該芯片并大量生產，并以較低的價格占領原開發者的市場。[6]在這種情況下，知識產權法應當為付出大量投資和智力勞動并最早生產出有益的集成電路產品的主體提供恰當的保護。

篇（3）

1集成電路布圖設計獨創性

集成電路布圖設計，簡稱布圖設計（Layout Design），是制造集成電路產品中非常重要的一個環節。世界知識產權組織《集成電路知識產權保護條約》規定：布圖設計是指集成電路中多個元件，其中至少有一個是有源器件和部分或全部集成電路互聯的三維配置，或者是指為集成電路的制造而準備的這樣的三維配置。三維配置可以體現獨創性，按照我國《集成電路布圖設計保護條列》第四條獨創性是指“其創作者的智力勞動成果，并且在創作時，該布圖設計在布圖設計的創作者和集成電路制造者中不是公認的常規設計?！睆倪@個定義可以看出滿足獨創性必須達到兩個條件：1是在行為上，要求是其創作者運用自己智力的精心之作，即非抄襲的；2要得到業內人士公認不屬于當時他們所認為的常規的設計。這兩 個條件同時并存，后者是前者的結果。1

2 集成電路布圖設計獨創性的判斷

美國發生過兩起著名的布圖設計侵權案例，Brooktree V Advanced Micro Devices案和Altera v. Clear Logic案。這兩起案件對如何判斷布圖設計的獨創性具有重要的指導意義?；敬_立了“書面痕跡”和“實質相似”標準。在Brooktree案中原告Brooktree公司（以下簡稱B）稱Advanced Micro Devices（以下簡稱AMD）公司剽竊了其布圖設計中的核心單元，即帶有 10 個晶體管的 SRAM，因此對 AMD公司提起侵權訴訟。AMD公司則認為只復制了上述掩膜作品的80%沒有全部復制,并且其掩膜作品是在反向工程的基礎上得出不構成侵權。在Alter案件中，Alter公司認為Clear Logic公司復制了其芯片中晶體管集群組件的位置布置。Clear Logic公司則認為芯片中晶體管集群組件的位置布置只是一種方法或概念，不受《芯片保護法》的保護，同時也以反向工程進行抗辯。

（一）實質相似標準。在Brooktree案中，地區法院在給陪審團的指示中寫道：《半導體芯片保護法》不僅禁止對整個布圖設計進行復制，而且禁止對布圖設計的實質部分進行復制。最后陪審團根據地方法院指示的內容以及雙方的爭論、舉證，認定了被告AMD的布圖設計與原告Brooktree的布圖設計實質相似，因此認定AMD構成侵權。法院還認為，盜用布圖設計的實質部分就會構成侵權便會構成侵權，并不需要證明兩個布圖設計的每一個部分都相似。因此AMD的主張說只復制了80%，沒有全部復制而不構成侵權并不成立。在Altera案件中，法院同樣認為：“正如一個人抄襲了一本書的一章就能夠構成侵權一樣，一個人如果復制了一個布圖設計相當重要的一部分也需要承擔侵權責任?！盋lear Logic的產品與Altera的三塊集成電路布圖設計構成實質相似，因此法院最后宣判Clear logic構成侵權。

(二) 書面痕跡標準。書面痕跡標準也稱“辛苦和投入標準”標準，指在集成電路布圖設計反向工程中對原設計進行分析和研究，并付出了大量的辛苦和投入并有自己的獨創性智力勞動，那么這樣的作品是受到法律保護。在Brooktree案中AMD指出，自己在開發過程中進行了很多投入，同時提供了書面痕跡來證明自己所進行的是反向工程而不是簡單的復制，通過書面痕跡可以看出，AMD的卻花費了很多的時間和精力來分析B的布圖設計，但是并沒有成功，AMD曾嘗試設計過6個晶體管和 8 個晶體管結構的布圖設計，但最終并沒能正確分析出B布圖設計核心單元使用的是10個晶體管的結構，AMD后來只是通過Brooktree另一家競爭公司的職員得知了這個結構。AMD在得知10個晶體管的結構后并沒有進一步的實驗便很快生產出與B實質相同的SRAM單元，法院最后認定AMD的確在某種程度上進行了獨立的創作，但不能完全因此獲得獨創性，AMD并沒有采取其他的可替代的晶體管配置，只是簡單復制了B的布圖設計，因此不能認定是反向工程不具有獨創性。毫無疑問，書面痕跡對于被告來說確實是證明反向工程的最好證據，但是書面痕跡只能證明被告在研究、分析原告布圖設計過程中所付出的辛苦和投入，如果過于注重書面痕跡，就會導致僅將反向工程的成立建立在被告所作的投入上。這樣很有可能侵權者花費大量的時間和精力對先前布圖設計進行了分析和研究產生了大量的書面痕跡，而目的只是為了生成在先布圖設計的復制件，這與布圖設計的立法保護目的是相違背的，立法目的在于促進競爭和科技創新，如果只是簡單的進行了重復性的工作，沒有自己的獨創性勞動，這樣的作品是不受到保護。因此書面痕跡只能作為分析和評價的證據，但是不能作為第二布圖設計就具有獨創性的這樣一個結論。并且反向工程的目的是為了讓競爭者提供第二來源的芯片，使與其在先的芯片兼容或者對現有的半導體技術做出改進。

(三)兼用標準。這種標準由Lee Hsu 提出，該標準在判斷被控布圖設計是否具有獨創性時包含兩個步驟。第一步，首先根據被告提出的文檔和資料來判斷被告在分析、評價先前布圖設計中付出了多大的努力，如果被告不能提供資料和證據，那么他就不是在進行反向工程，反向工程不成立。第二步，如果被告成功證明了第一步，那么接下來還需要證明第二步，即證明自己的布圖設計與原告的布圖設計并不實質相同。也就是說要有設計者的智力創作勞動，與原設計有一點點的差異性，微小的差異性就能達到。這種標準實質相同的判斷方法是：一個理性的專家站在被告的立場僅通過對原告的布圖設計進行仔細分析便能夠設計出在形狀、功能上與原告布圖設計兼容的布圖設計，而不需要采用任何與原告布圖設計實質相似的部分，那么這時如果被告采用了與原告布圖設計實質相似的部分，則兩個布圖設計構成實質相同，反向工程不成立。2

這種標準的獨特在于要借助專家證人的作證，法官不能獨立判斷，因為集成電路布圖設計的產業特點，引入專家證人這是可取的，在專利侵權案件中也是經常引入專家證人才能更好的公正的解決案件。一方面對于集成電路領域的專家證人來說，在對原告的布圖設計進行研究和分析之后，認為是否還有其他的途徑來設計在性能，功能，和形狀上相兼容的布圖設計這是比較容易判斷的，比完全從布圖設計的元件擺放，連線來判斷兩個設計方面的差異來說，這方面的判斷相對來說要容易得多；另一方面也減少了法官對集成電路布圖設計專業領域不是很熟悉的困境，一般法官和陪審團對專業領域都不是很熟悉，這就需要借助專家證人的證詞。

還有學者提出了性能優越標準和功能改進標準，這兩種標準要求第二布圖設計要比第一布圖設計在性能上或者功能上更加優越或者有所改進，才能具有獨創性。這種兩種標準明顯對反向工程提出了更高的要求，鑒于反向工程的一個重大目的是讓市場提供與在先集成電路兼容的第二資源集成電路，從而使公眾有所選擇從中獲益。而性能優越標準和功能改進標準對反向工程提出了更高的要求，部分違反了反向工程的立法目的。

王桂海 羅蘇平 集成電路知識產權保護及司法鑒定探討 [J]中國司法鑒定 2006（10）

篇（4）

“鉅銳案”的判決是我國集成電路知識產權保護的一個歷史性的重大事件，對于集成電路布圖設計侵權案的統一裁判尺度和法律適用標準以及促進集成電路技術創新和產業發展都具有重要意義，堪稱經典性指導案例。

一、集成電路的布圖設計是集成電路芯片核心技術的表現形式

集成電路布圖設計表面上看是一種圖形設計，實質上布圖設計凝聚了集成電路設計思想的精華，圖形是最后呈現的形式。布圖設計是指實現某一電子功能，集成在某一半導體材料的基片上的集成電路全部元件與部分或全部連線的三維配置；布圖設計不僅準確映射了設計者所設計電路的邏輯關系和輸入輸出關系，而且事關集成電路芯片的參數和指標。判定集成電路是否構成侵權，可以根據爭議芯片兩者的元件、元件空間布局、元件連接關系、連接線路排布與走向、元件及線路的尺寸規格等是否相同，即兩集成電路全部元件與連線的三維配置是否相同。布圖設計是創作者的智力勞動成果，應當予以保護。

二、集成電路的布圖設計易于復制和抄襲，必須依法保護

布圖設計是以某種信息狀態存在的。布圖設計在集成電路芯片中表現為一定的圖形，在掩模版上，布圖設計也是以圖形方式存在的；借助于計算機輔助設計技術，布圖設計以數字化代碼的方式存在于各種存儲介質中；在計算機控制的電子束曝光裝置或離子注入機中，布圖設計同樣以代碼的方式存在。通過相關設備，人們可以感知這些數字化代碼信息。在不同的載體上，布圖設計以不同的信息狀態存在，同樣，可以不同的方式被復制。因此，要保護設計者的知識產權，就要依法對獨創的布圖設計進行保護。根據《集成電路布圖設計保護條例》，依法取得專有權是知識產權所有者保障權益的有效途徑。集成電路設計的從業人員是最有條件接觸、復制、傳播布圖設計的，權益所有人應與設計人員明確產權關系并簽署保密協議，設計人員應自覺遵守法律法規，尊重所有者權益。

篇（5）

Judicial Forensic Evaluation

and Integrated Circuits Intellectual Property Protection

FAN Bing, XIE Xue-jun

(CSIP Intellectual Property Expertise Center of Judicature, Beijing 100038,China)

Abstract: This article introduces the status of the integrated circuit-related intellectual property protection in China and the integrated circuit intellectual property protection system. Further information on the role of judicial forensic in IC related intellectual property disputes , and the current forensic principles and methods. Finally, methods for protection of intellectual property rights in China's IC industry were discussed.

Keywords: Judicial Forensic;integrated circuit; intellectual property

1引言――集成電路相關

知識產權糾紛的現狀

近年來中國電子信息產業的蓬勃發展,帶動了集成電路產業的高速發展。然而,與產業發展現狀形成鮮明對比的是,代表著產業自主創新能力的產業自主知識產權狀況卻不容樂觀。國外大公司戰略布局了大量專利,在高新技術領域對中國進行打壓,針對中國集成電路企業的知識產權糾紛頻頻發生。據不完全統計,2002年以來已有10多家中國集成電路企業被卷入國際知識產權糾紛,訴訟案件近20起。這些知識產權糾紛往往針對國內集成電路某些領域的領先企業進行,并且目的明確,均經過周密籌劃。無論訴訟的結果如何,無疑都對被訴企業的發展產生極為不利的影響。同時國內集成電路企業之間的知識產權糾紛也不斷涌現。知識產權競爭已經成為集成電路企業間最高層次的競爭,成為技術、資金、市場、關稅之后,集成電路企業間展開競爭的主要手段。

2集成電路知識產權保護制度介紹

世界各國對于集成電路知識產權的保護主要體現為對集成電路布圖設計的保護,通常的保護模式可分為三種:專利法保護、版權法保護以及專門立法保護。

部分國家將集成電路的布圖設計作為一種可專利的技術方案,通過授予其專利權的方法來進行保護。也有部分國家將集成電路的布圖設計作為一種圖形作品納入版權法中作品的范圍,通過版權法給予保護。例如,美國1984年制定的《半導體芯片保護法案》,該法案明確采用類似版權的保護方式對集成電路進行保護,并將這一理念延伸到美國版權法中,將其保護客體界定為“掩模作品”,而不是簡單地視為“掩模”。在美國,集成電路作為一種單獨的作品種類已經被納入了廣義版權法的保護范圍[3]。但在實踐中,通過專利制度或者版權制度保護集成電路布圖設計都存在一定的不足,通過專門立法加以保護成為目前世界各國立法,包括國際條約的普遍選擇。

自美國之后,至今共有50多個發達國家和地區制定了保護集成電路布圖設計的國內法。

在集成電路知識產權保護領域,最重要的國際公約是1989年世界知識產權組織(WIPO)在華盛頓締結的《關于集成電路的知識產權條約》(即“華盛頓條約”)以及1994年關貿總協定締結的知識產權協議(即"TRIPS協議")。前者是集成電路知識產權領域中第一個國際公約。我國也是七個簽字國之一,但該條目至今尚未生效。后者對集成電路布圖設計知識產權提出了更高水平的保護,并援引了前者的一些實體規定,使集成電路布圖設計保護國際進程大大加快[4]。

在我國,集成電路布圖設計的立法起步較晚。2001年3月28日,國務院常務會議審議通過了《集成電路布圖設計保護條例》(以下簡稱《條例》),共六章三十六條,自2001年10月1日起施行,以行政法規單獨立法的形式確認了對集成電路布圖設計專有權的保護。

2001年9月18日,國家知識產權局了《集成電路布圖設計保護條例實施細則》,從程序和手續上保證《條例》規定的基本權利義務實現,共分六章四十三條,也自2001年10月1日起施行。

此外,國家知識產權局還于2001年11月28日了《集成電路布圖設計行政執法辦法》,就國家知識產權行政機關處理侵犯布圖設計專有權的糾紛、調解侵犯布圖設計專有權的具體程序、辦法作了更進一步的闡釋。

最高人民法院還從司法審判實踐的角度,于2001年10月30日《最高人民法院關于開展涉及集成電路布圖設計案件審判工作的通知》,就案件的歸類、管轄、訴前責令停止有關行為、中止訴訟等實踐操作進行了明確。

目前,我國在集成電路布圖設計方面的條例和法規還缺乏系統性,在法律效力和立法層次上均處于較低水平,無法為集成電路行業發展提供有效的法律和制度保障。因此,有人大代表在兩會期間提議有必要盡快制訂《集成電路布圖設計保護法》,為集成電路產業自主創新提供強有力的法律保障。

3司法鑒定在相關糾紛中的作用

所謂知識產權侵權行為判定的規則是指法官在知識產權侵權案件審理過程中應該共同遵守的規律性的步驟,在知識產權侵權行為判定的過程中,一般應遵循以下規則[5]:

(1)有效性審查規則,即主動對權利有效性進行審查;

(2)權利范圍確定的規則,即以權利的客體為中心確定保護范圍;

(3)關聯性原則,即由原告確定被控侵權物或者行為以及證明與被告的關聯性;

(4)比對的規則,即把原告權利范圍中的構成要素與被控侵權物或行為相比較,做出是否相同或者相似的判斷。

對于涉及集成電路知識產權的糾紛案件,一般主要涉及到專利、商業秘密和集成電路布圖設計等。鑒于集成電路案件涉及的技術含量較高,且技術更新換代很快,涉及被控侵權物或者行為與原告的權利進行技術方面對比時,法官通常要借助于專家或者專業的鑒定機構。主要有三種方式:其一,邀請專家以人民陪審員的身份,作為合議庭成員參與案件的審理,對案件中涉及的技術問題作出判斷,涉及到法律問題則由法官進行判斷,許多法院已經進行了這方面的嘗試,取得了較好的效果;其二,根據案件所涉及的專業技術,通過該技術的專業協會,組織行業知名的專家組成專家組,法院委托該專家組對涉案技術進行判斷,形成專家組的意見,這就是證據法中所稱的專家證言;其三,法院委托專業的鑒定機構,對涉案技術進行鑒定。應注意的是,法院無論是委托專家還是委托鑒定機構,僅對技術問題作出鑒定結論,是否構成侵權應由法官作出判斷[5]。

筆者走訪過一些知識產權廳的法官,在審理集成電路相關的案件時,對一些關鍵的技術問題的判斷一定程度上需要依據專業機構出具的鑒定報告。一般集成電路相關案件主要涉及到專利權、商業秘密和集成電路布圖設計等方面。下面筆者以集成電路布圖設計侵權的技術鑒定為例來介紹。

4司法鑒定方法的討論

鑒定需要完成兩個目標,即對集成電路布圖設計進行的原創性判斷和相似性分析。

對于原創性鑒定,原創性的體現可以通過下列幾個方面來綜合判斷[1]:

(1)功能性(function)――指該集成電路布圖設計具有什么樣的特定的電氣功能和邏輯功能。這里的“功能”不僅僅停留在集成電路布圖設計登記時所要求的如“邏輯”、“存儲”、“線性”、“微機”、“其他”等這樣籠統的分類描述,而是從這個大類別下具體、詳細地,從名稱到能完成什么樣的任務去判斷。

(2)選擇性(selection)――該芯片的材料性質、集成規模的大小、結構類別、技術類別、基本技術指標,該布圖設計選擇什么樣(類型)的元件以及元件的數量、集成度等。

(3)布局性(distribution)――如元件是如何分配在基片各層上,分配在該層的什么位置上。

(4)互連性(Interconnection)――這些分配在基片之上或之中的元件之間具有什么樣的連接關系,全部或者是哪些局部作了連線。

(5)組合性(combination)――由元件的互連而構成什么樣的特定組合,以完成其選定的功能。

對這些方面如果作出獨立的構思與設計,其結果應當是與當時的常規性設計有所區別的,一般足以達到被公認為非常規性的水平。

對相似性鑒定,鑒定人亦僅對雙方是否存在實質相似性作出判斷。司法鑒定文書,“不得有案件定性和確定當事人法律責任的內容”。

集成電路所集成的元器件極多,逐項比較難以實現。通過文獻[1]所提出的以下幾個步驟結合起來,可以對集成電路布圖設計的相似性作出較準確的判斷:

(1)類別比較:先按我國集成電路布圖設計登記所要求的布圖設計分類,從結構(5種)、 技術(8種)、功能(5種)作最頂層的比較。

(2)全局位置對比:可同時分析布圖設計的布局性、選擇性和組合性。首先比較芯片的大小和形狀,這是設計者首先要選擇的。布圖的布局是設計者設定的,體現一定程度的組合性和配置意圖,獨立設計者之間不會生成完全相同的結果。

(3)采樣的局部比較:除了整體器件對比之外,對于元件級的對比,可以用隨機采樣的手段,提取一部分雙方對應的設計結果,包括有源元件、電阻、電容的布置等、進行比較。

(4)采樣比較元件之間的連線關系:互連性是獨創性的重要體現?；ミB線在整個布圖設計中往往有“牽一發動全身”的關系,鑒定人可通過元件間的互連關系判斷其相似性。

(5)元、器件間的邏輯關系比較:組合和連線,其結果體現在電路的邏輯關系上,這種關系可以通過輸入/輸出的信號狀態來間接表示。在測試平臺中用測試模式測定該芯片的技術性能,通過信號波形、時間周期等關系的對比,可以進一步判定雙方的相似程度。

(6)具體的技術參數比較:集成電路的許多參數,如它能實現的功能、指標、元件數量、元件參數值、工作電流、休眠電流、工作電壓、工作頻率等等,經過測定,通過這方面的相似性可以推斷電路模式及元、器件參數值的相似程度。

(5)(6)這兩步,是利用芯片的專用測試平臺上測試的。若兩個芯片,都適用于同一專用測試平臺,可稱之為這兩個芯片對這個平臺具有“互用性”,這種情形下,這兩者或者是同一種芯片,或者是具有實質相似性的芯片。

(7)指令集比較:如果集成電路可執行某類指令集,則指令集的相同與否,可以判定芯片的整體上邏輯結構是否相同。而整體邏輯結構則是芯片技術的核心部分,是其獨創性的重要體現。

以上測試,可以全都進行,也可以進行其中一部分,以能夠充分準確地說明相似性的程度為準。

5從司法鑒定角度

對集成電路企業的建議

集成電路企業屬于高新技術企業,根據所屬行業的特點,對知識產權的保護關系到一個集成電路企業的生死存亡,除了對其核心技術進行專利申請保護和對芯片進行集成電路布圖設計保護登記之外,用不斷完善的知識產權管理來維護其核心競爭力。加強對非公開技術秘密的保護,可通過將商業秘密在有資質的鑒定機構進行技術秘密備案,起到一定的保護效果。只有這樣,一旦相關糾紛案件發生時才能夠占領先機,維護企業自身的利益。

參考文獻

[1] 王桂海,羅蘇平. 集成電路知識產權保護及司法鑒定探討[J]. 中國司法鑒定, 2007(1).

[2] 曹偉. 集成電路知識產權保護評析[J]. 現代法學. 2007(3).

[3] 鄭勝利. 集成電路布圖設計保護法比較研究[J]. 中外法學, 2002 (2) : 185 .

[4] 淺談集成電路布圖設計的知識產權保護制度,

[5] 曹波. 論知識產權侵權行為的判定. 山東審判. 2005 21(1).

篇（6）

2010年1月，鉅泉公司在公證人員陪同下，前往雅創公司經營場所購買了RN8209G型號的集成電路芯片100片。3月，鉅泉公司向上海市第一中級人民法院提訟。法院根據鉅泉公司申請，作出證據保全裁定。扣押了銳能微公司RN8209G芯片2片，并復制含有集成電路布圖設計的相關資料。

4月，銳能微公司向國家知識產權專利復審委員會提出相關撤銷申請，專利復審委員經審查后未發現鉅泉公司布圖設計專有權存在不符合規定可以被撤銷的缺陷，遂于6月終止撤銷程序。在一審過程中，鉅泉公司直指銳能微公司、雅創公司侵犯了其集成電路布圖設計專有權，要求兩被告立即停止侵權行為、銷毀侵權產品及產品宣傳資料、在相關媒體公開道歉、賠償鉅泉公司經濟損失等共計1500萬元。

爭論焦點

銳能微公司在訴訟中向國家知識產權局專利復審委員會提出撤銷鉅泉公司涉案布圖設計專有權的申請，以達到“釜底抽薪”效果，后國家知識產權局專利復審委員會因未發現可被撤銷的缺陷而終止了撤銷程序。

銳能微公司委托上海一家鑒定機構進行鑒定，鑒定結論是鉅泉公司所主張的10個獨創點不具有獨創性，屬于常規設計。但因系單方委托，法院未予采信。鑒于案件涉及專業知識，一審法院委托北京紫圖知識產權司法鑒定中心（以下簡稱紫圖鑒定中心）對關乎構成侵權與否的關鍵問題進行司法鑒定，即銳能微公司制造、銷售的RN8209G和RN8209集成電路產品中的布圖設計與鉅泉公司 ATT7021AU集成電路布圖設計是否相同或者實質性相似，以及如存在相同或者實質性相似則該部分的布圖設計是否具有獨創性。

經技術對比和判斷，紫圖鑒定中心出具的《鑒定意見書》最終認定，銳能微公司產品RN8209、RN8209G中的布圖設計與鉅泉公司主張的獨創點5（數字地軌與模擬地軌銜接的布圖）相同和獨創點7（模擬數字轉換電路的布圖）中第二區段獨立升壓器電路的布圖相同；上述兩個點具有獨創性，且不屬于常規設計。

對此，鉅泉公司基本認同，而銳能微公司則強烈質疑，認為上述兩個獨創點屬于常規設計；即使具有獨創性，該兩部分布圖設計亦僅占整個芯片布圖設計的很小部分，不到1%，兩家公司布圖設計的相似度很低，既不相同，也不構成實質性相似，不應當判定為侵權。

篇（7）

從20世紀50年代第一個晶體管問世之后，集成電路制造工藝按照“摩爾定律”飛速發展，到2012年，中國的集成電路產品產量位居世界第一，占全球出貨量的比重達到90.6%。隨著集成度的提高，芯片內部晶體管數目越來越多，傳統的手工設計和小規模的設計模式已經無法適應集成電路越來越高的復雜性。因此，大力發展集成電路產業，極力推動我國信息產業的發展，將會極大地促進我國的國民經濟和人民的生活水平。然而，與飛速增長的集成電路相比，相關的集成電路設計能力卻遠遠跟不上時代的腳步，電路的復雜性以每年58%的速度在增長，相應的設計能力每年的長幅只有21%。Datapath模塊在電路中出現的頻率越來越高，有資料顯示，在現代微處理器中，Datapath模塊的面積已經達到總面積的30%～60%，Datapath已經成為現代數字集成電路的非常重要的組成部分。因此，Datapath單元布局的問題也引起人們的極大重視。如果這一類電路能夠被很好的布局布線，那么電路的集成度和性能將會有很大提高，同時時延、布局面積和擁擠度等都會有所改善。

1 國內外datapath布局的基本情況

傳統的布局布線方法只是基于時延、布局面積和擁擠度等作為約束條件進行優化，數據通路本身的特殊性在布局布線當中并沒有得到充分的考慮，因此，這種高性能規則化的數據通路電路在布局布線當中沒有達到良好的效果。總結國內外現有的設計流程和算法，大致可以分為兩種類型，一類是綜合工具，一類是提取工具。

Terry Tao Ye提出的抽象物理模型算法屬于綜合工具：該算法對電路綜合前的邏輯設計信息進行整理，對其中的功能塊進行建模，對每一種運算單元建立相應的標準單元組，并抽象成具有不同I/O數量和類型的矩形，然后在布局前預處理網表，采用匹配的方法決定標準單元的歸屬，并把這些單元在布圖區域里進行映射從而完成布局。A.Chowdhary提出的一個自動模板匹配法也屬于綜合工具，該算法同樣是根據電路邏輯設計的結果自動生成一些模板，然后對網表中的單元進行匹配，不同的是，他建立的單元組是樹狀的。上述這兩種方法擁有“綜合工具”類方法的共同點，就是在提取規則性信息時要求回溯到綜合階段以前的硬件描述語言中，從中得到大多數信息。但是，在大多數實際情況中，布局算法的輸入是純粹的綜合后的電路網表，并沒有初始硬件描述，原有的規則性信息在綜合后都丟失了，這類算法在這種情形下幾乎不再適用?！疤崛」ぞ摺鳖愃惴ㄇ『孟喾?，它是在電路網表中通過一定的提取算法進行規則性信息的提取，而不需要電路綜合前的硬件描述信息，因而特別適用于一般意的datapath單元布局。R.X.T. Nijssen提出了一種基于單元連接關系分析的提取算法，該算法通過分析單元連接度和數據流向等電路屬性來判斷單元之間的關系，并據此提取規則單元。國內清華大學的博士也提出了一種基于單元規則排列的datapath布局算法（DPP）能夠保持bit slice結構，并且能夠提高功率和減小布局面積，還可以結合到任何P&R工具當中，算法提出了一個新的不規則度（irregularity degree）模型來衡量單元之間連接關系的規則性，并根據這個模型提出了規則提取算法，由提取算法抽取的規則單元排列成矩陣，最后算法把規則矩陣轉化為并行約束并通過二次布局算法實現了datapath單元布局。

2 datapath結構特點

Datapath是并行進行多位數操作的數字集成電路，其在邏輯上和物理結構上具有規則性，與隨機邏輯單元（即控制邏輯單元）不同，它經常用于算術邏輯單元，每一個操作會和一個功能塊相關，如圖1所示?？蛻舻囊蟛煌δ軌K就不同，一般有加法器、寄存器族、觸發器、多路選擇和多路控制器、譯碼器、解碼器、比較器等。位之間的連接是由操作定義的，因此，電路中存在兩種意義上的互連流，一種是數據流，一種是控制流。數據流一般是并行的多位數據?？刂屏骺梢允侨值目刂菩盘枺瑢γ恳晃煌瑫r產生作用；也可以是局部的控制信號，控制相鄰幾位，如圖2所示。

在標準單元模式的布局背景下，根據操作的數據位數，datapath的功能塊被設計成相應個數的標準單元，每個單元負責一個數據位上的操作，相同功能塊的單元形成列狀排列的叫“列（word-line）”；一個列中的單元之間多通過控制線相連，不同功能塊里對相同的位進行操作的單元可以排列成行叫“行（slice）”，相同行中的單元之間多通過數據線相連。這樣，datapath電路在設計時就被看成是按行和列結構規則排列的單元矩陣，這個矩陣稱為“規則矩陣”，矩陣中的單元稱為“規則單元”，而datapath電路中規則單元成矩陣排列的這種特殊結構被稱為bit-slice結構。圖1為一個datapath電路的邏輯設計結構，圖2為相應的成矩陣狀排列的物理布局結構，這也是datapath電路最理想的布局結果。

如圖3所示，正因為datapath電路的bit-slice結構具有高度的規則化和結構化，吸引了設計者們想要以規則化的布局方式達到高性能、布局面積小的目的。每一組功能相近的組件被稱為datapath的一個stage，如圖3，頂部的一組datapath組件也可以分為幾個stage，電路的數據流向一般與stage順序方向一致，但是stage內部也可以有自己的數據流向，如stage3，在位列之間也會有數據流，如stage2，一個stage到下一個stage之間，可以有一對多或多對一的輸入輸出關系。這種規則化的原理圖一般可以整體轉化為一個規則化的布局。在特殊情況下，數據流可能會很長，以至于無法形成一個簡單規則的bit-slice結構，我們在布圖當中就會解決這個問題。

3 datapath電路的布局要求

Datapath對布局的要求源于其自身的電學性能的要求。由于datapath電路一般由幾百至幾千個標準單元組成，規模較小，較一般芯片來說單元數量少，所以對線長的要求并不十分高。但由于datapath模塊在整個芯片里承擔主要的計算任務，因此對最大時延、串擾、信號時延平衡等性能指標的要求相對較高。其中時延是指信號到達一個單元的時間與要求時間的最大延遲，信號時延平衡則指同一信號到達同一功能塊中不同位上的單元的時延差異，可以通過計算信號到達同一列上不同單元的延遲的最大、最小值的比值來大致衡量。對于最大時延的優化有已經很多文獻研究，但對于信號時延平衡到目前并沒有找到很好的數學模型，解決起來比較困難。但是，人們在長期的設計實踐中發現：如果datapath單元的布局能夠參考設計時給出的規則化的bit-slice結構，那么線網互聯的延時將會得到改善，這是由于布局的過程從很大程度上借鑒了datapath電路本身的特點，datapath電路中比例最大的數據線（比如Bus線網）將最大程度的分布在行內，減少了線網在行與行之間的交疊；同時，由于行與行之間的相似性，類型相同的線網在長度和信號方向上都相差無幾，這對減少信號偏差、降低串擾無疑十分有利，由此得到的布局結果往往能在最大時延和時延平衡性方面都獲得良好的效果。另一方面，由于布局結果與datapath設計的拓撲結果十分一致，這將有利于設計者在綜合階段就能對datapath電路的時延等性能指標做出比較精確的估計，從設計的整體過程上提高電路的質量。也就是說：datapath電路特殊的結構和性能要求我們在布局過程中要使datapath電路能夠很好的實現單元的規則化排列。

4 datapath電路布局的基本方法

Datapath電路的布局方法一般分為兩個步驟，第一部是提取規則單元，第二布是規則單元布圖規劃。

4.1 規則單元的提取

實現單元規則化排列首先要掌握單元的規則性信息，即如何區分規則單元和自由單元，以及區分規則單元與在規則矩陣中相鄰的其他單元之間的位置關系等。正常情況下，結構規則的邏輯單元一般都出現在datapath組件里，目前主要有兩種提取規則單元的方法：一是覆蓋，在所有可能要用的模塊當中提取所有功能和結構相似的模塊，然后選出最好的映射在電路當中。二是膨脹，發現相鄰位塊之間有相似的邏輯或結構的一部分邏輯門作為模板，再將周圍電路與之前的模板進行比較，看是否具有相似的規則化，如果不規則度小于一定閾值的，則可以把模板擴大，繼續膨脹找到相似結構，如果不規則度太大，則停止膨脹，得到最后相關的規則電路。

4.2 規則電路的布圖規劃

Datapath的布圖規劃就是要給datapath組件找到合適的相對位置，同時依據數據流的方向。其目的就是要實現在沒有重疊布局的前提下，布圖面積和互連線長達到最優化的結果。Datapath的布圖規劃最大的特點是線網的大多數是總線并且與數據流的方向一致。當數據流長度過大時，有兩種方法解決，一種方法是把較長的為線分為幾個部分然后把他們依次布局在電路中，以最大寬度和高度為約束，找到最優的分解辦法和布圖方式，如圖4（a）；另一種方法是用般的模塊封裝的算法并且把數據流方向的約束加上，確保每一級的操作都是按順序的，如圖4（b）。

參考文獻

[1]Terry Tao Ye and Giovanni De Micheli.Data Path Placement with Regularity[C].In Proceedings of ICCAD 2000.

[2]A. Chowdhary，S.Kale，P.Saripella，N. Sehgal and R.Gupta.A General APProach for Regularity Extraction in DatapathCircuits[C].International Conference on Computer-Aided Design，1998.

[3]R.X.T.Nijssen and C.A.J.vanEijk， “GreyHound：A methodology for utilizing datapath regularity in standard design flows”，Integration， the VLSI Journal 25，1998：111-135.

[4]楊長旗.超大規模集成電路混合模式布局算法研究和系統設計[D].清華大學博士論文，2004.

[5]L.Scheffer， L.Lavagno and G.Martin，eds.，EDA for IC Implementation， Circuit Design， and Process Technology[M]， CRC Press， Boca Raton，2006.

[6]Ulf J?lmbrant and MattiasWinsten.Structured Digital Design.CiteSeerx， Scientific Literature Digital Library and Search Engine[J].version 1.02，2007：1-4.

作者簡介

篇（8）

基于CMOS工藝發展背景下，CMOS集成電路得到了廣泛應用，即到目前為止，仍有95%集成電路融入了CMOS工藝技術，但基于64kb動態存儲器的發展，集成電路微小化設計逐漸引起了人們關注。因而在此基礎上，為了迎合集成電路時代的發展，應注重在當前集成電路設計過程中從微電路、芯片等角度入手，對集成電路進行改善與優化，且突出小型化設計優勢。以下就是對集成電路設計與IP設計技術的詳細闡述，望其能為當前集成電路設計領域的發展提供參考。

1當前集成電路設計方法

1.1全定制設計方法

集成電路，即通過光刻、擴散、氧化等作業方法，將半導體、電阻、電容、電感等元器件集中于一塊小硅片，置入管殼內，應用于網絡通信、計算機、電子技術等領域中。而在集成電路設計過程中，為了營造良好的電路設計空間，應注重強調對全定制設計方法的應用，即在集成電路實踐設計環節開展過程中通過版圖編輯工具，對半導體元器件圖形、尺寸、連線、位置等各個設計環節進行把控，最終通過版圖布局、布線等，達到元器件組合、優化目的。同時，在元器件電路參數優化過程中，為了滿足小型化集成電路應用需求，應遵從“自由格式”版圖設計原則，且以緊湊的設計方法，對每個元器件所連導線進行布局，就此將芯片尺寸控制到最小狀態下。例如，隨機邏輯網絡在設計過程中，為了提高網絡運行速度，即采取全定制集成電路設計方法，滿足了網絡平臺運行需求。但由于全定制設計方法在實施過程中，設計周期較長，為此，應注重對其的合理化應用。

1.2半定制設計方法

半定制設計方法在應用過程中需借助原有的單元電路，同時注重在集成電路優化過程中，從單元庫內選取適宜的電壓或壓焊塊，以自動化方式對集成電路進行布局、布線，且獲取掩膜版圖。例如，專用集成電路ASIC在設計過程中為了減少成本投入量，即采用了半定制設計方法，同時注重在半定制設計方式應用過程中融入門陣列設計理念，即將若干個器件進行排序，且排列為門陣列形式，繼而通過導線連接形式形成統一的電路單元，并保障各單元間的一致性。而在半定制集成電路設計過程中，亦可采取標準單元設計方式，即要求相關技術人員在集成電路設計過程中應運用版圖編輯工具對集成電路進行操控，同時結合電路單元版圖，連接、布局集成電路運作環境，達到布通率100%的集成電路設計狀態。從以上的分析中即可看出，在小型化集成電路設計過程中，強調對半定制設計方法的應用，有助于縮短設計周期，為此，應提高對其的重視程度。

1.3基于IP的設計方法

基于0.35μmCMOS工藝的推動下，傳統的集成電路設計方式已經無法滿足計算機、網絡通訊等領域集成電路應用需求，因而在此基礎上，為了推動各領域產業的進一步發展，應注重融入IP設計方法，即在集成電路設計過程中將“設計復用與軟硬件協同”作為導向，開發單一模塊，并集成、復用IP，就此將集成電路工作量控制到原有1/10，而工作效益提升10倍。但基于IP視角下，在集成電路設計過程中，要求相關工作人員應注重通過專業IP公司、Foundry積累、EDA廠商等路徑獲取IP核，且基于IP核支撐資源獲取的基礎上，完善檢索系統、開發庫管理系統、IP核庫等，最終對1700多個IP核資源進行系統化整理，并通過VSIA標準評估方式，對IP核集成電路運行環境的安全性、動態性進行質量檢測、評估，規避集成電路故障問題的凸顯，且達到最佳的集成電路設計狀態。另外，在IP集成電路設計過程中，亦應注重增設HDL代碼等檢測功能，從而滿足集成電路設計要求，達到最佳的設計狀態，且更好的應用于計算機、網絡通訊等領域中。

2集成電路設計中IP設計技術分析

基于IP的設計技術，主要分為軟核、硬核、固核三種設計方式，同時在IP系統規劃過程中，需完善32位處理器，同時融入微處理器、DSP等，繼而應用于Internet、USB接口、微處理器核、UART等運作環境下。而IP設計技術在應用過程中對測試平臺支撐條件提出了更高的要求，因而在IP設計環節開展過程中，應注重選用適宜的接口，寄存I/O，且以獨立性IP模塊設計方式，對芯片布局布線進行操控，簡化集成電路整體設計過程。此外，在IP設計技術應用過程中，必須突出全面性特點，即從特性概述、框圖、工作描述、版圖信息、軟模型/HDL模型等角度入手，推進IP文件化，最終實現對集成電路設計信息的全方位反饋。另外，就當前的現狀來看，IP設計技術涵蓋了ASIC測試、系統仿真、ASIC模擬、IP繼承等設計環節，且制定了IP戰略，因而有助于減少IP集成電路開發風險，為此，在當前集成電路設計工作開展過程中應融入IP設計技術，并建構AMBA總線等，打造良好的集成電路運行環境，強化整體電路集成度，達到最佳的電路布局、規劃狀態。

3結論

綜上可知，集成電路被廣泛應用于計算機等產業發展領域，推進了社會的進步。為此，為了降低集成電路設計風險，減少開發經費，縮短開發時間，要求相關技術人員在集成電路設計工作開展過程中應注重強調對基于IP的設計方法、半定制設計方法、全定制設計方法等的應用，同時注重引入IP設計技術理念，完善ASIC模擬、系統測試等集成電路設計功能，最終就此規避電路開發中故障問題的凸顯，達到最佳的集成電路開發、設計狀態。

參考文獻

[1]肖春花.集成電路設計方法及IP重用設計技術研究[J].電子技術與軟件工程,2014,12(06):190-191.

篇（9）

1 反向設計流程

反向設計流程見圖1所示，主要就是把待分析芯片轉換成電路圖和版圖的過程。

1.1 芯片解剖拍照

我們所看到的照片圖形是氧化層刻蝕形成的軌跡。每個物理層看到的圖形就是芯片通過解剖、染色、去層后得到逆向設計所需的圖形信息，然后用光學顯微鏡攝取芯片圖形信息再進行拼接對準。國內外有多家能夠提供完整解剖和電路提取的反向設計服務的公司。圖2所示就是某反向設計服務公司將芯片解剖拍照后的數據。

圖 1 圖 2

1.2 芯片網表提取

因為反向設計是一種自底向上的設計方法，所以芯片網表數據的提取質量顯得尤其重要，初始數據的正確率直接影響電路整理、分析、物理驗證。為了得到高準確率的網表，一般會安排兩組工程師分別獨立對網表數據進行提取。在兩組工程師完成網表提取后分別進行電學規則檢查以提高正確率，最后再進行網表對比驗證（SVS）。圖3為已經提取完成的部分芯片網表

1.3 芯片電路分析整理

將通過驗證的網表通過EDIF、VERILOG、SPICE等格式導入EDA設計工具進行電路圖的分析整理。圖3左邊為網表通過EDIF格式導入，我們得到的是一個平層的網表數據，電路整理是把平層的電路進行層次化整理，形成一個電路的層次化結構，以便理解設計者的思路與技巧。圖3右邊所示為經過整理的電路圖。

圖 3 圖 4

1.4 芯片電路仿真

根據新的工藝調整電路器件參數，將已經層次化的電路圖，通過仿真工具例如Hspice、Spectre、Hsim等EDA工具對電路模塊功能進行仿真驗證。

1.5 芯片版圖繪制

根據新的工藝文件繪制通過功能仿真驗證的電路版圖，使用Dracula、Assura、Calibre（圖5）等軟件進行DRC、LVS、ERC驗證。

圖 5

1.6 系統后仿真

完成版圖總體布局布線后，用EDA工具進行寄生參數提取把提取的網表進行仿真驗證，并將結果與前仿真結果做對比。對影響電路性能的寄生參數進行電路或者版圖的調整。最后優化版圖及數據TAPEOUT。

2 總結

篇（10）

凌力爾特公司高級應用工程師/Doug Stuetzle

凌力爾特公司應用工程師/Sunny Hsiao

直接轉換（或低中頻）接收器設計已經出現很多年了。由于簡單和成本低，因此這類接收器廣泛用于蜂窩電話和無繩電話。直到最近，直接轉換接收器集成電路才達到了基站的性能要求。下一代基站對低成本的無止境追求將人們的注意力引向了直接轉換架構，這種架構可以靈活地滿足多種射頻 (RF) 標準的要求，并簡化系統設計。用基帶數字電路實現通道選擇功能可帶來很多好處，尤其是對采用多種標準的接收器來說更是這樣。不過直接轉換架構存在一個問題，這就是容易對接收器帶內信號造成干擾。因此用于直接轉換接收器的 I/Q 解調器必須能夠滿足苛刻、可能高達 80dB 的動態范圍要求。本文專門討論用于基站應用的直接轉換接收器所特有的問題，并介紹一種新的射頻直接轉換集成電路，該集成電路在解決這些問題上取得了很大的進展。

凌力爾特公司的 LT5575 等新一代解調器可以利用直接轉換接收器架構的優勢。LT5575 集成了一個精確的 LO 正交分相器和兩個高線性度下變頻混頻器。片上集成的寬帶變壓器在 RF 和 LO 端口提供容易使用的 50Ω 單端接口，同時在很寬的射頻工作頻率范圍內仍然保持卓越的 RF 至 LO 隔離度和最低的 LO ～ RF 泄漏。單端 RF 信號加到片上 RF 變壓器的主端，并在集成的 RF 信號分相器輸入端轉換成差分信號。該芯片直接通過下變頻將 RF 信號轉換成基帶信號，同時分離同相（I）和正交相位（Q）信號分量。匹配的 I 和 Q 通道確保精確的增益和相位匹配。LT5575 在 0.8GHz 至 2.7GHz 的輸入頻率范圍內工作。該芯片還在 I 和 Q 通道上集成了具有 490MHz 帶寬的單極點、低通濾波器。LT5575 的典型 RF 性能概括如表 1。

LT5575 用于要求接收器具有高線性度的應用。這些應用包括無線基站（GSM、CDMA、WCDMA 等）、如 WiMAX 和寬帶微波鏈路等無線基礎設施以及 RFID 應用。LT5575 尤其適用于單載波微蜂窩和皮蜂窩基站，在這類應用中，直接轉換架構帶來的成本益處甚至更顯著。直接轉換接收器集成電路無需增加中頻（IF）級，降低了對高頻濾波器的要求，尤其是去除了中頻頻道選擇濾波器。LT5575 在 1900MHz 時具有 +22.6dBm 的輸入 3 階截取（IIP3）和 +60dBm 的輸入 2 階截?。↖IP2），這個直接轉換接收器滿足基站接收器嚴格的動態范圍要求。

直接轉換接收器引入不同的設計問題

可能用于 W-CDMA 基站應用的直接轉換接收器的方框圖如圖 1 所示。在這個設計中，需要考慮一些與多級接收器設計不同的問題，可以概括如下：（1）DC 偏移；（2）易產生 2 階失真；（3）對端口至端口耦合更加敏感；（4）I-Q 失配；（5）要求基帶輸出有恰當的高頻終止。

DC 偏移

由于多個基站放大器的接著放大，I/Q 解調器（即沒有 RF 信號時，有非零 DC 輸出電壓）的 I 或 Q 輸出端的 DC 偏移電壓可能成為 DC 耦合接收器設計的一個問題。如果 DC 偏移電壓太大，那么就有可能限制基帶放大器的信號擺幅，并減小基帶 A-D 轉換器的動態范圍。DC 偏移可能由 I/Q 解調器本身的失配引起。LT5575 在 I 和 Q 輸出端實現了

DC 偏移還可能由 LO-RF 耦合引起的 LO 信號自混頻產生，或由 RF-LO 耦合引起的 RF 信號自混頻產生。為保證 RF 和 LO 輸入隔離，必須對印刷電路板布局給以特別關注（在本文稍后的 “集成電路布局需考慮的因素”一節，對此有更詳細的討論）。

二階失真

就傳統超外差式接收器而言，3 階失真是主要問題，它產生形狀為 cos {(2ωi - ωj)t } 的互調項，視干擾信號頻率的不同，這些互調項可能落在帶內。不過，對直接轉換接收器來說，二階失真也可能對性能產生重大影響。這是因為二階失真產生形狀為 cos (ωi - ωj)t 的基帶項。這一基帶項對超外差式接收器來說是帶外的，但是就直接轉換設計而言，可能落在帶內。

在實際應用中，如果附近存在一個強大的干擾信號，那么二階失真可能成為問題。由于通道選擇在基帶進行，而且通常是在 DSP 中進行，因此甚至那些不“在通道”上的干擾信號也可能自由通過 RF 和基帶濾波器。這些干擾信號更有可能產生我們不想要的、直接疊加在我們想要的基帶信號上的干擾項，在這樣的頻率點上，這些干擾信號是無法濾除的。這是二階失真最棘手的地方，因為甚至只有一個干擾信號，也可能產生這樣的干擾項。尤其是，由單音干擾信號引起的二階失真將在混頻器輸出端引起 DC 偏移。如果這個干擾信號被調制，那么在基帶輸出端將出現一個由二階非線性引起的已調信號。 因此，直接轉換接收器系統的二階截取點（IP2）是一個關鍵的性能參數。這個參數衡量的是二階非線性，幫助量化接收器對單音和雙音干擾信號的敏感性。LT5575 具有卓越的高 IIP2，在 1900MHz 時為 60dBm，在 900MHz 時為 54dBm，因此它最大限度地降低了二階失真的影響。

端口至端口耦合

在超外差接收機中，精心選擇 LO 和 IF 頻率通常能夠最大限度地減小因端口至端口耦合而在 IF 通帶中引起的混頻分量。但是直接轉換接收器架構不提供這類保護機制，因為在這種接收器中， RF 和 LO 頻率是相同的，像前面提到的那樣，RF 和 LO 的混頻干擾直接出現在基帶 I/Q 輸出端。LT5575 規定LO-RF泄漏為 -60dBm 或更好（直到 2100MHz），RF-LO 抑制為 57dBc 或更好，以基本消除這個問題。

圖 1：用于 W-CDMA 應用的直接轉換接收器例子

I-Q 失配

在理想情況下，無線電信號的 I 和 Q 通道負責傳輸正交（即：非干擾）通道信息。不過，I 通道和 Q 通道的增益或相位失配會導致通道間干擾，這樣一來，恢復通道中傳送的信息就更難了?，F代數字通信系統規定最大的“誤差矢量幅度（EVM）”，一般在百分之幾的量級，這個參數與 I/Q 通道的增益和相位失配誤差有關。因 I/Q 信號通路中的不等延時、LO 正交發生器中的錯誤以及端口至端口耦合所致的相位失配誤差特別難以解決。頻率越高，相位誤差問題越嚴重。這就是為什么對直接轉換接收器來說，I-Q 失配更是問題的原因，因為直接轉換器工作在 RF 頻率上。LT5575 的典型相位誤差為 0.5o，典型增益誤差為 0.04dB，就 QPSK 型調制格式而言，這意味著 EVM 大約為 1%。

基帶 I/Q 輸出的高頻終止

直接轉換架構的一個主要優勢是，它消除了傳統的鏡頻抑制問題。這是因為，在我們想要的基帶頻率上，不再有能產生混頻器輸出信號的鏡像頻率。不過，仍然存在一個我們不想要的干擾項，甚至一個完美的線性混頻器也會產生這個干擾項。這個干擾信號出現在混頻器的輸出端，位于 RF和 LO 頻率的和頻上，遠高于基帶頻率。我們以一個 1900MHz 的 RF 應用為例，其 LO 頻率也是 1900MHz。伴隨著我們想要的基帶輸出，還有一個 3800MHz 的信號，這就是 RF + LO 頻率的和頻信號?；祛l器之后的基帶濾波器會完全抑制這個和頻干擾項，這似乎是很顯然的事。其實不一定。所有集成電路都用內部連線將集成電路芯片連接到封裝的引線端子上。這些連線相當于小的電感器，在高頻時往往會將芯片與所有外部濾波電路隔離開。如果沒有采用片上濾波，那么和頻信號以及高頻失真干擾項就會以不可預測的方式出現在芯片電路中。最重要的是，任何未恰當終止的高頻信號都會占用芯片的信號空間，引起芯片固有線性度下降。圖 2 顯示了 LT5575 的等效輸出電路，在 IOUT+、IOUT-、QOUT+ 和 QOUT- 的輸出端都有片上 5pF 電容器。這些片上電容器，如果需要可以用片外終止電容器增強，用來減輕鏡頻問題，并優化任何給定應用的線性度。

圖 2：LT5575 I/Q 輸出等效電路

有關上述設計問題以及其他一些問題的詳細探討，請查閱參考資料〔1〕。

集成電路布局需考慮的因素

由于前面提到的這些問題，實際實現接收器解決方案時要求以最佳方式放置直接轉換解調器集成電路及其外部組件，以及仔細考慮印刷電路板（PCB）的 RF 布局。應該特別關注的是電源去耦、接地、信號通路布線和基帶端口的高頻終止。

凌力爾特公司的演示電路 DC1048A（圖 3、4 和 5）說明了如何恰當使用 LT5575 直接轉換 I/Q 解調器集成電路，因為 LT5575 可能會用在高性能接收器應用中。評估板有 4 層，由常用的 FR-4 PCB 材料構成，總厚度為 62 密耳。各層之間用厚度為 18 密耳的電介質材料分隔開。

為了確保穩定性和性能，所有 VCC 引腳都必須用旁路電容器與電源之間去耦，旁路電容器要盡可能靠近指定 VCC 引腳放置。就 LT5575 而言，VCC 引腳 6、7 和 8 用一個 1000pF 和一個 0.1uF 的電容器接地來去耦，而 VCC 引腳 12 有自己的 1000pF 去耦電容器。

圖 3：評估電路原理圖

圖 4：評估板頂面

圖 5：評估板底面

表1 ：

與所有高頻電路一樣，恰當接地對實現最佳性能是至關重要的。在 PCB 頂層和第二層上采用具有可靠和不間斷接地平面的保守布局。大量使用鍍敷的通孔通路連接所有 PCB 層上的接地平面，尤其沿接地平面的邊緣更是這樣。避免“浮動”銅填充，因為這種銅填充可能起到 RF 諧振器和天線的作用。集成電路背面的接地焊盤是芯片的接地返回通路，并具有散熱作用，必須直接焊接到 PCB 接地平面上，以實現最佳性能。直接在接地焊盤下面增加幾個鍍敷通孔通路，會確保良好的電氣接地并促進熱傳導。

正如本文前面提到的那樣，RF和 LO 耦合可能導致“自混頻”，產生我們不想要的信號和在基帶輸出端出現的 DC 偏移誤差，這可能降低 IP2 性能。另外，泄漏到 LO 端口以及大的帶內 RF 干擾信號可能改變相位和/或使 LO VCO 輸出產生頻率偏離，這會降低接收器的性能。此外，泄漏到基帶輸出中的LO 信號及其諧波可能降低基帶 I/Q 信號的相位平衡度。為了避免這類信號耦合問題，所有 RF 、LO 和基帶信號走線都應該布在由接地平面隔開的不同層中，只要現實可行，就要保證走線盡量短。RF 和 LO 輸入如果由充分的接地平面和接地通路分隔開以減少耦合，就可以放在同一層上。不過，基帶走線放置在單獨的層上時，可能實現最佳性能。在 DC1048A 演示板上，RF 和 LO 輸入走線布在 PCB 兩端最上面的金屬層上。4 個基帶輸出走線布在最下面的金屬層上，這樣兩個內部接地層把它們隔離了這些 RF和 LO 輸入?；鶐л敵鲎呔€長度相等，以保持恰當的相位關系。

要保持卓越的線性度，還有一點也很重要，這就是在基帶 I 和 Q 輸出端恰當地濾除我們不想要的高頻混頻干擾項。最便利的方法是用并聯電容器接地來終止每一個基帶輸出，電容器要放置在盡可能靠近集成電路基帶輸出引腳的地方。應該根據信號帶寬選擇電容器的值，以優化 IIP2 性能。

結語